计算机组成原理问答题整理

1、1.2.3.4.5.CPU 包括计算机的控制器和运算器。显示适配器中的显示缓冲存储器用于存放主存中已修改好的点阵数据写入刷存。多体交叉存储主要解决扩充速度问题。cache 的功能全由硬件实现。对于 64 位加减逻辑运算，采用CLA 部件实现两级先行进位逻辑需要16 个 74181 和 5 个74182 。6. 说明动态内存的三种刷新方式的工作原理并分析各自的特点答：动态内存的三种刷新方式分别是集中式、分散式和异步式。集中式是在一个刷新周期的前一段时间用来进行读写，后一段时间集中进行刷新。缺点是存在死时间。分散式是读写一个周期，刷新一个周期。缺点是效率低。异步式是将刷新周期根据行数分成若干份，在

2、每一份时间内的前一段时间用来读写，再用一个周期刷新一行。它综合了前两者的特点DRAM 和 SRAM 勺区别以及 DRAM 勺刷新方式答：与静态的RAM 相比 ,动态RAM 的主要特点是需要定期刷新，而静态的RAM 不需要刷新，与 ROM 相比 ,RAM 勺主要特点是既可读也可以写，而 ROM 在 正常工作时只读不写。刷新方式分为：集中式刷新，DRAM 勺所有行在每一个刷新周期中都被刷新。分散式刷新，每一行勺刷新插入到正常勺读写周期之中说明 cache 和主存地址映射勺三种方式勺工作原理以及各自勺优缺点。答: 全相联映射将主存中一个块勺地址与块勺内容一起存于cache 勺行中，其中块地址存于ca

3、che 行勺标记部分中。主存勺一个块直接拷贝到cache 中勺任意一行上，这种方式非常灵活，但在地址映射时要将主存块号与所有cache 行勺标记同时比较，比较器电路难于设计和实现，故只应用于小容量勺cache ；直接映射是一种多个主存块对应一个cache 行的关系，一个块号j 的主存块，按 i=jmod m 映射 cache 行号为i 勺行，其中m 为 cache 行数，这种方式硬件实现简单，但不灵活，容易发生冲突，cache 的利用率低；组相联映射将cache 分为若干组，每组若干行，组间采用直接映射，组内采用全相联映射，兼顾了前两种方式的优点，所以得到了较为广泛的应用。流水 CPU 中的三

4、种相关是什么，并加以解释答：流水过程中会出现资源相关、数据相关和控制相关。资源相关是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部 件所发生的冲突。 在一个程序中， 如果必须等前一条指令执行完后， 才能执行后一条指令，那么这两条指令就是数据相关。控制相关是 由转移指令引起的流水线断流的情况影响流水线 CPU 效率的主要因素有哪些？试举例说明。答：影响流水线cpu 效率的主要因素有资源相关、数据相关和控制相关。如两条指令争用同一资源，后一条指令要用前一条指令的结果，或程序中有大量的跳转语句10.说明总线的集中式仲裁的三种方式的工作原理和各自的特点答：总线的集中式仲裁方式有链式查询方式

5、、计数器定时查询方式和独立请求方式三种，其中链式查询方式是通过总线授权信号的逐级下达来实现优先级的排队，其优点是线少，缺点是优先级不可变且链路故障敏感；计数器定时查询方式是通过用一组地址线输出计数值来查询与计数值相符的总线请求，其优点优先级可固定也可变化，比较灵活，缺点是相对链式查询而言，线要多些；独立请求方式是用各自独立的总线请求和总线授权线来实现的，其优点是响应速度快，缺点是线更多中断的响应顺序和中断的处理（完成）顺序分别由什么因素决定？是否一定相同？为什么？答: 中断的响应顺序由中断控制器的内部排队电路决定，而中断的响应顺序由中断屏蔽寄存器的设置决定，两者不一定相同，如果不是对每个中断源

6、的中断屏蔽寄存器设置为屏蔽同级和低先级的中断，则先响应的高优先级中断有可能被同级或低优先级中断所打断，而这后响应的中断服务程序若屏蔽了所有中断源，则会先执行完中断服务12?比较通道、DMA中断三种基本I / O 方式的异同点。答:通道是通过执行通道指令来实现输入 /输出的； DMA 是由线控制权后，直接在内存与外设之间实现数据传送的；中断是通过DMA控制器在获得总CPU 在响应中断时，转入中断服务程序，执行输入/输出指令来完成输入/ 输出的13. 说明单级中断的处理流程答： cpu 执行完一条指令后，判断是否有中断请求，如果有就响应中断。首先关中断，找出中断源，保存 cpu 现场，然后执行中断

7、服务程序，恢复现场，开中断，返回主程序14.指令和数据均存放在内存中，CPU 是如何从时间和空间上区分他们是指令还是数据的？答： 时间上， 在取指周期从内存中取出的是指令， 指令流在空间上由内存流向控制器； 时间上， 在取指之后的执行周期里， 从内存取出的是数据， 数据流在空间上由内存流 向运算器。15.从操作数所在位置和取数的速度两个方面说明寄存器寻址与寄存器间接寻址、与直接寻址的区别？立即寻址答: 寄存器寻址的操作数在CPU 内部的寄存器中，而寄存器间接寻址的操作数在内存中，前者取数速度快于后者；立即寻址的操作数是指令代码的一部分，取出指令即得到操作数， 而直接寻址操作数在内存中，需要根据

8、要取指后再按指令中的形式地址再访问一次内存16.简述总线接口三种信息传送方式：串行传送、并行传送和分时传送的主要特点和应用场合。答: 串行传送是用一根线以脉冲的形式传送所有信息，速度较慢，适合于远距离传送；并行传送用多根（每位一根）线传送所有信息，速度较快，适合于近距离传送；分时传送常用于在同一组线上按时间片传送地址和数据信息，也可以指共享总线的部件分时使用总线17.某 32 位计算机的指令格式如下，请从指令数、寻址方式、指令类型等方面说明其指令特点。答: 该指令为单字长双操作数指令，操作数之一由寻址方式和寄存器构成，寻址方式有2bit ，所以可以有4 种，寄存器编码有4bit ，所以寄存器可

9、多达16 个，另一操作数由形式地址D 指定，因为形式地址占20 位，所以可直接寻址范围是1M地址空间。根据寻址方式的不同，指令可以是RS型、也可以是SS 型；因为0P为 6 位，所以可以有最多64 条指令18.现代计算机系统作为软硬件结合的整体，可分为哪几个层次，请按从硬件级到软件级顺序写出？.答： 现代计算机系统可分为五个层次，第一级是微程序设计级；第二级是一般机器级；第三级是操作系统级；第四级是汇编语言级；第五级是高级语言级19. ASCII 码是 7 位，如果设计主存单元字长为32 位，指令字长为12 位，是否合理？为什么？答:不合理。指令最好半字长或单字长，设16 位比较合适。一个字符

10、的ASCII 是 7位，如果设计主存单元字长为32 位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的 12 位，而另 22 位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了说明磁表面存储器存取信息的原理答:通过电磁变换，利用磁头写线圈的脉冲电流，可把一个二进制代码转换成栽磁体存储元的不同剩磁状态；反之，通过磁电变换，利用磁头读出线圈，可将由存储元的不同剩磁状态表示的二进制代码转换成电信号输出指令格式结构如下所示，试分析说明指令格式及寻址方式特点。1512 119 86 53 20OP寻址方式寄

11、存器寻址方式寄存器(1)答:该指令为单字长双操作数指令，源操作数和目的操作数均有寻址方式和寄存器构成，寄存器均有 8 个，寻址方式均有4 种。(2)根据寻址方式的不同，指令可以是RR 型、 RS 型、也可以是SS 型；因为 0P 为 4 位，所以可以有最多功能16 条指令。说明浮点加减运算的操作流程。答:对阶、尾数运算、规格化、判溢出、舍入处理列出至少 5 种数据寻址方式并说明各自的工作原理。答:隐含寻址一一操作数隐含于操作码之中立即寻址一一操作数由指令直接给出寄存器寻址一一操作数在指令指定的寄存器中直接寻址一一操作数地址由指令直接给出寄存器间接寻址一一操作数地址在指令指定的寄存器中说明存储器

12、中通常采用双译码结构的原因。答:采用双向译码的目的是为了减少译码器的复杂度和输出线的数目，如 12 位地址 ,如果是单向译码，则译码器的输出线达212 = 4096 ，而采用两个6:64 的双向译码，则译码器复杂度减小，同时输出线可降为64 + 64= 12825. 用方框语言说明add,jmp,cla 指令的工作流程答：说明浮点数加法的工作流程a-零操作数检查b-对阶操作，由小阶码向大阶码对c-尾数加减d-结果规格化，如果出现阶码溢出，则报告溢出27. 说明dma方式的工作原理答： dma是直接内存访问，是一种完全由硬件执行i/o交换的工作方式。在这种方式中，dma控制器从cpu完全接管对总

13、线的控制，数据交换不经过cpu ，而直接在内存和i/o设备之间进行。dma方式一般用于高速传送成组数据。Dma控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断的方式向cpu 报告传送操作的结束简述存储器间接寻址方式和相对寻址方式的含义，说明其寻址过程。答：存储器间接寻址方式指的是由指令给出的是一个存储器地址，而该地址单元中的内容是另一个地址，再按此地址访问存储器才可得到操作数，其优点是灵活，缺点是需两次访问内存才能获得操作数，所以现在已经很少使用，相对寻址方式是操作数地址为当前程序计数器内容加一个偏移量，这种方式的优点是程序具有可浮动性，即内存中移动不需修改机器码。

14、28. 微程序控制器主要由哪几部分构成？说明各部分的功能答: 微程序控制器主要由控制存储器，微指令寄存器和地址转移逻辑三大部分构成，其中，控制存储器用来存储全部指令的微程序，微指令寄存器用来保存当前从控制存储器中取出的一条微指令，而地址转换逻辑用来根据指令操作码、状态条件和 P 字段实现微程序的转换29.什么是软、硬件逻辑功能等效性？试举例说明。答：软、硬件逻辑功能等效性是指计算机的任何操作可以软件来实现，也可以由硬件来实现，任何指令的执行可以由硬件来完成，也可以用软件来完成，例如乘法指令，早期的 8位机通常由软件来实现，现在都是由硬件来完成30.微程序控制的基本理原理是什么？指令、微程序、微指令三者的关系如何答：微程序控制的基本理原理是存储微程序，并按不同的指令来执行不同的微程序。指令、微程序、微指令三者的关系是一条指令是由若干条微指令构成的微程序来解释执行的31.总线的定时有同步定时和异步定时两种，试简述其主要特点答：总线的定时采用公共时钟，由统一的时钟来协调发送与接收的同步关系，异步定时不需要统一的公共时钟，总线周期可变，由联络信号来协调发送与接收的