专用集成电路设计实践（西电版）第6章 ASIC测试技术概述课件

1、第6章ASIC测试技术概述 6.1常用测试设备及仪器简介 6.2芯片测试方法简介 6.3芯片Debug方法简介 6.1常用测试设备及仪器简介6.1.1探针台半导体生产过程中的探测大约分为三大类: (1) 参数探测: 提供制造期间的装置特性测量。 (2) 晶圆探测: 当制造完成要进行封装前, 在一系列的晶圆上(Wafer Sort)测试装置功能。 (3) 以探针台为基础的晶圆处理探测(Final Test): 在卖给顾客前, 对封装完成的装置作最后的测试。 它是保证芯片成品率的重要步骤。 1. 探针台的整机结构 探针台从结构上可分为三大部分: 主机、 驱动箱和工作台。 主机包括X轴、Y轴、承片台

2、、探针攀架、 测试探头、 打标记头、 逻辑控制板、 显示器、显微镜等; 驱动箱包括主机电源和电机驱动电路等; 工作台呈一头沉写字台形状。 探针台的整机结构如图6 1所示。探针台可分为半自动与全自动两种。本章以TZ 109型全自动探针测试台为例, 介绍探针台的用途、 结构特点、 技术性能、 指标和控制方法。 图 6 1探针台的整机结构 2. 主要组成部分和技术特点1) 图像识别自动对准该机的自动对准系统由主计算机、 图像采集卡、 CCD摄像头、 光学部件及图像监视器组成, 采用了计算机控制、 CCD摄像头和图像处理等关键技术。 由于被测晶片没有固定标记, 采集的图像是晶片上的任意图形, 增加了图

3、像识别的难度, 因而要求识别算法必须有一定的灵活性、 适应性和可靠性。 在自动对准区域, CCD摄像头通过专门设计的光学部件, 摄取选好的局部芯片图像, 并将其转化为视频图像信号。 图像处理系统将采集到的视频信号数字化, 并存储到特定的存储单元中。 在进行自动对准操作时, 根据存储的参考图形与参考靶面作相关匹配处理, 再根据相关的位置信息控制工作台进行向调整和X-Y方向位置对准。 图像识别的精度可达到0.5个像素, 满足了中测台2.4 m自动对准精度的要求。 2) 高精度、 高速度X-Y工作台如图6 2所示,X-Y工作台是全自动探针台能正常、 准确、 高效实现自动化的保证。我们使用了平面电机作

4、为TZ 109型的工作台执行元件。 该部件具有精度高、 速度快、 效率高、无磨损、不需润滑、使用寿命长等特点。 定位精度为4.5 m, 运行速度为255 mm/s, X向行程380 mm, Y向行程192 mm, 各项性能指标都能满足使用要求。 图 6 2X Y工作台 3) 可编程承片台如图6 3所示, 承片台由接片装置、Z向升降、向旋转机构、调针台、步进电机等组成。它是本机的核心部件, 其主要功能是承接并固定被测晶片。它在平面电机动子的带动下可完成Z向升降、向旋转、自动装片、卸片、晶片自动对准及自动探测等功能。它由主计算机直接控制, 根据系统命令完成Z、向运动等全部功能。 图 6 3承片台

5、Z向升降和向旋转是承片台的两个重要功能。Z向升降功能用于承片台实现接片、自动对准、 JP2测试、 卸片等过程。向旋转功能用来带动吸片盘作正反向转动, 自动对准时对晶片所处的位置夹角进行调整。 Z向升降采用精密丝杠副结构, 向旋转采用三级减速器结构, 都由步进电机驱动, 并设有光电传感器作限位检测。 抬升旋转机构具有结构简单、 运行灵活可靠、 精度高、 抬升量可任意设置等特点, 且满足行程、 分辨率精度、速度等要求。 4) 晶片自动传输及预对准机构晶片自动传输及预对准机构由收、 发片盒升降机构、 皮带传输机构、 预对准台、 机械手等组成。 该机构的设计是自动探针台的关键技术之一, 也是本机实现自

6、动化的必要条件。 它包括晶片自动发送、 自动传输、 预对准及自动回收几个环节。 当发片盒装有晶片时, 片盒托板下降。 当晶片接触到皮带导轨时, 它在皮带的带动下自动“走出”片盒。 经过传送走到预对准台上, 由定位装置定位、 预对准台旋转、 检测传感器判别晶片切边来完成晶片的自动预对准, 然后由机械手传送到承片台上。 当晶片测试结束后, 承片台在大气作用下将晶片吹放到皮带导轨上, 经过传送回收到收片盒中, 完成晶片的自动传输、 预对准及回收过程。 该机构具有传片速度快、 平稳、 可靠, 对晶片无损伤、 无污染等特点, 预对准精度向为2。 5) 探卡盘、 探针盘、 分离式探头、 探边器、 打点器探

7、卡盘和探针盘是探针台的两个重要附件。 探卡盘用于探针卡测试, 探针盘用于分离式探头测试。 通过更换盘子可以改变测试台的测试方式。 它们的装入不需螺钉固定, 推入台板三点定位孔内即可, 装卸调换也特别方便。 分离式探头在探针盘上为固定方式, 其三维调节范围、 稳定性、 可靠性以及微调性是影响探针台性能的重要因素。 本机探头改变了以往的结构形式, 针座在探针盘上的固定方式采用磁力吸附式。X、Y向的调节采取万向节调节结构。 三维调节范围分别为X向6 mm、Y向8 mm、 Z向5 mm。 当探边器探测到晶片边沿时, 由它发出电信号, 使工作台拐弯换向。本机采用光电式结构, 通过对光电传感器的挡光与脱离

8、达到电气通断, 以控制工作台的运行方向。 该探边器具有灵敏度高、 易调整等特点。 打点器用于在不合格芯片上打印标记, 以方便下道工序分选。 本机打点器为软芯打点结构, 对晶片撞击力小, 不易损坏芯片。 6) 气路控制系统气路控制系统由大气和真空两部分组成。 大气用于平面电机动子的气浮和承片台卸片的吹气。 真空用于预对准台、 机械手、 承片台吸片。 该系统采用大气和真空共控方式, 根据系统命令控制电磁阀的动作顺序, 使平面电机、 承片台、 预对准台、 传片台顺利完成工作过程。 该系统的控制方法采取“顺序动作控制回路”, 大大简化了气路系统, 将大气和真空两种气路合理地结合在一起, 使回路既具有独

9、立性又具有通用性, 通过相互切换即可满足系统使用要求。 7) 电器控制系统计算机控制系统采用计算机主从式分布结构, 即以386 CPU工控机为核心, 以MCS 51 系列单片机分布控制的方式。 工控机主要完成过程管理、 进程调度、 数值运算、 温度补偿、故障诊断、报警、 人机对话、 自动对准等。 MCS 51单片机主要担任平面电机工作台控制、晶片传输及预对准控制。 TZ 109中的测试软件是采用高级语言Turbo C V2.0和Masm V5.0宏汇编语言进行混合编程的。 该软件采用模块分层结构, 在确定了系统总的功能后, 将其划分成若干具有独立功能的模块, 如晶片传输、自动对准、 承片台升降

10、和旋转、 平面电机运行、 键盘扫描等。 主控模块不仅能对各功能模块进行调整和管理, 还为使用窗口式菜单技术提供了良好的人机界面, 并可完成参数设置、 数据转换、 文件存储、 文件显示和打印等功能, 见图6 4。 图 6 4电器控制系统方框图 6.1.2示波器1. 示波器的结构及注意事项 示波器是一种快速的X-Y描绘器, 可根据需要描绘出输入信号对另一信号或者输入信号对时间的关系曲线。 在示波器的屏面上, 有一个光点随着输入电压移动, 起类似记录笔的作用。 一般情况下, Y轴(垂直轴)输入端接入被测电压信号, 使光点依电压的瞬时值上下移动; X轴(水平轴)输入端接内部产生的随时间作线性变化的锯齿

11、波电压, 使光点均匀地从左到右扫描。于是, 在荧光屏上, 光点描绘出输入电压随时间变化的曲线。 示波器除可进行电压测量外, 利用换能器还可以将应变、 加速度、 压力和其他物理量变换成电压信号进行测量。如果被测信号以足够快的速度重复出现, 并与锯齿波间保持固定的时间关系, 则显示的曲线可保持稳定。 因此, 示波器可将多种动态现象显示成可见的图像。 在测试时, 示波器中的信号通常通过探头进行耦合, 分为电压探头和电流探头两种。 电流探头将信号耦合到示波器的方法与电压探头不同: 在电压探头中, 信号经探头直接接至示波器输入端, 构成直接的电连接; 而在电流探头中, 信号是以电感耦合方式加到示波器的,

12、 不需要直接的电连接。 电流探头有无源电流探头和有源电流探头之分。 按其铁芯结构形式, 又有闭合铁芯式和滑合铁芯式两种。 下面将对滑合铁芯式无源电流探头作一简要介绍。 图6 5为滑合铁芯式无源电流探头的基本电路。 图 6 5滑合铁芯式无源电流探头的基本电路 这种探头由三部分构成:电流测试装置即电流变换器、 连接电缆和无源终端。 电流变换器由铁芯和绕在铁芯上的线圈组成, 而铁芯由一个U形块和一个滑动平块构成。 当被测传输线位于铁芯窗口内时, 此传输线构成变换器的初级线圈, 铁芯上的线圈成为变换器的次级并与电缆相连。 当被测传输线上有电流通过时, 就会在次级感应产生电压, 此电压接至示波器后可按正

13、常方式进行测量。 无源终端是为了标明电流探头的输出指标而设计的, 以便和示波器配用。 如果电流探头的输出指标为1 mA/mV, 示波器偏转灵敏度为1 mV/cm, 则在示波器屏面垂直方向上, 每偏转1 cm, 对应的电流值就是1 mA。 闭合铁芯式无源电流探头与滑合铁芯式无源电流探头的基本原理类似。 其区别是: 组成闭合铁芯的U形块和平块为一整体, 因此, 使用闭合铁芯式无源电流探头时, 必须断开被测传输线的连接; 而滑合铁芯式无源电流探头则不需要断开传输线的连接, 就能方便地进行测试。 上述电流探头只适用于交变电流的测量, 要测量直流电流, 必须采用直流电流探头。 直流电流探头的基本电路如图

14、6 6所示。 图 6 6直流电流探头的基本电路 在直流电流探头的铁芯中装有一个霍尔效应发生器, 可感应直流信号所产生的磁通, 其输出通过低频放大器A1和变压器次级绕组组合接到负载电阻RL两端, RL两端的电压经放大器A2放大后, 通过电缆接到示波器。 探头的另外一个重要应用就是探头补偿。 补偿电容器用于补偿探头对高频信号的衰减, 使探头对被测信号高频分量的响应与低频和直流一样。 补偿电容调节是否得当, 可用方波信号来检查: 先将方波信号直接接至示波器的输入端, 然后通过探头接入同样的信号, 并观察显示波形有无变化。 如果探头调节适当, 则波形除幅度有所减小外不应有任何变化。 图6 7所示为探头

15、补偿适当、 欠补偿(高频不足)及过补偿(高频过度)时的方波显示波形。 图 6 7探头频率补偿对方波显示波形的影响 在使用任何探头前, 均应采用方波信号对探头进行校验, 否则将产生较大的测量误差。 另一个与探头补偿有关的问题是, 示波器的输入电容会因元器件的老化而发生变化, 导致示波器的输入电路失谐。 在这种情况下, 应对示波器输入电路进行调节后, 再对探头进行调节。 在对探头进行调节后, 我们还需要考虑电路负载。 当示波器接至被测电路时, 负载效应将会导致连接点的信号产生失真(包括幅度变化)。 为了减少这种影响, 应使被测电路的阻抗大大小于示波器的输入阻抗。 在使用探头时, 探头的输入阻抗将作

16、为附加负载接到被测电路两端。 被测电路阻抗与探头输入阻抗之比可表示测量误差的大约数值。 例如, 1100就是说误差约为1%, 110时误差约为10%。 应注意的是, 由于输入电容的存在, 在不同频率时, 示波器的输入阻抗并不相同。高频时, 输入阻抗显著减小。 所以, 在某些测量中, 必须考虑这一问题。 探头的使用应按探头或示波器说明书的有关规定进行。 一般应注意以下几点: (1) 探头的接地线应该接至这样的点: 在该点和信号拾取点之间的接地通路中, 不存在交流或高频信号分量。 (2) 接入探头的电压应不大于探头的额定输入峰值电压。 (3) 当更换探头或作精密测量时, 应先校验探头的补偿是否适当

17、。 2. 运用双踪示波器检测电路参数鉴于双踪示波器具有得天独厚的优势和特点, 能同时显示出两种波形, 因此当需要将电路的输入和输出情况作对比分析时, 运用SR28或SQ212等双踪示波器就可实施测试, 并能获得满意的效果。 1) 测试电路的最高工作频率fm能使电路正常工作的最高频率称为最高工作频率, 用符号fm表示。在实际使用中, 要想测得信号频率确切的fm值, 用双踪示波器来监视观测非常方便。 只要用一个可变频率的脉冲信号源加入被测电路的输入端, 并在示波器屏上显示, 同时再看其输出图形是否正常输出该信号的频率, 在屏幕上作核对即可得到结果。 具体的测试线路连接参见图6 8。 图中的模拟电阻

18、RL和电容CL的数值因被测电路的不同而不同。 图 6 8测试电路的最高工作频率 2) 测试电路的平均延迟时间所谓平均延迟时间, 是指导通延迟时间和截止延迟时间的平均值, 用符号tpd来表示。它反映了电路传输信号的速度, 是全面反映门电路开关时间的主要瞬态参数。 由于tpd 是一个交流动态参数, 反映的是电路的瞬态过程, 因此测试条件与测量方法的关系极为密切, 将涉及到测试结果的精确与否及误差的程度。 比较好的方法是采用“模拟负载, 1.5 V读数法”, 测试线路及其波形分别见图6 9(a)和(b)。 图中模拟负载电阻RL及电容CL都采用外接分立元件, 具体数值按不同电路的测试条件而定。 图 6

19、 9平均延迟时间的测试电路和波形 3) 测试功率电路的特性参数运用双踪示波器来监视被测电路输入/输出的波形情况, 再附加一般实验室都备有的信号发生器、高频毫伏表及失真度仪等, 就可以对一些专用集成电路(如LH2611A功率放大器)的参数进行测量判断, 如检测它的输出功率Po、灵敏度Ui等。 接线参见图6 10。从表面上看, 使用的仪器相对前面介绍的要多, 连接复杂程度也显著增加, 其实并不难掌握具体的操作步骤和原理。 只要按图6 10那样正确连接, 检测过程实际上还是极其简捷的。 例如测LH2611A的输出功率Po,只要在电路的输出端按规范标准连接上固定阻值的模拟负载RL, 在输出不失真的条件

20、下(通过图形监视)测出电路的输出电流I, 通过计算I2RL就可得出输出功率Po。 而测试灵敏度时, 只要将电流输出固定在某一标称的定值上, 通过测量此时它的输入信号的大小, 就可得到灵敏度Ui。 同理, 谐波失真度、 输入阻抗、 静态电流等参数也能容易测得。 图 6 10功率集成电路的测试 6.1.3数字万用表 1. 原理结构数字万用表的核心部分是直流数字电压表(DVM), 如图6 11中虚线框所示, 它由滤波器、 A/D转换器、 LED液晶显示器组成。 在数字电压表的基础上再增加交流-直流、电流-电压、 电阻-电压转换器, 就构成了数字万用表。 图 6 11数字万用表的原理框图 2. 主要技

21、术性能(1) 显示: 三位半数字显示, 含小数点, 最高位只能显示1或不显示数字, 算半位。 最大显示数为1999或-1999。 (2) 调零和极性: 具有自动调零和显示正、 负极性的功能。 (3) 超量程显示: 超量程显示“1”或“ -1”。 (4) 量程范围等基本技术性能见表6 1。 (5) 电源: 9 V电池一节。 图 6 12数字万用表的面板图 3. 使用方法数字万用表的使用方法如下: (1) 开关机: 按下右上角的“ON OFF”键, 将其置“ON”位置。 (2) 测试输入插座: 将黑色测试表笔插在“COM”(为接地端)的插孔里固定不动, 红色测试表笔则根据被测量种类和大小分别插入相

22、应的插孔里。 在测电阻、 电压、 二极管时, 将红表笔插入“V”插孔里; 当测量小于200 mA的电流时, 将红表笔插入“mA”插孔里; 当测量大于200 mA的电流时, 将红表笔插入“20 A”插孔里。 (3) 根据被测量的种类、 大小, 将面板上的功能/量程转换开关置于适当的测量挡位。当不知道被测量的范围时, 应将功能/量程开关置于高量程挡, 并在测量过程中根据需要逐步调低至合适。 (4) 测量电压时, 将两表笔并联在被测电路两端, 显示屏显示相应的电压读数, 如果所测为直流电压, 则同时显示红表笔所接端的电路极性。 测量电流时, 将两表笔串联在被测电路中, 读出显示值, 如果所测为直流电

23、流, 则同时显示出流过红表笔的电流的极性, 正号表示电流由红表笔流入表内, 负号表示电流由红表笔从表内流出。 (5) 测量电容时, 不用测试笔, 将电容直接插在面板上测量电容的插孔里。 (6) 测三极管hFE时, 需注意三极管的类型(NPN或PNP)和表面插孔E、B、C(或e、b、 c)所对应的管脚, 直接将三极管插在对应的插孔里。 (7) 测试二极管时, 若显示“0”表示二极管短路, 显示“1”表示极性接反或管子内部已开路, 正常显示时是二极管的正向导通电压。 (8) 检查电路通断时, 若电路通(电阻2 mA, UP-2 V。 按图6 19所示电路调试恒流源性能。调节输入电压, 当电压大于U

24、P时, 场效应管进入恒流区, 调节R使电流表指示为2 mA,当输入电压从210 V变化时, 若电流表读数基本不变, 说明场效应管具有良好的恒流特性。 图 6 19恒流源调试 图 6 20晶体管输出特性 图 6 21V1、 V2、 V3的调试 (3) 差分对管及取样电路调试。V3、V4为差分对管, 其特性基本一致,RW2(最大值为100 )为可调电位器, 用以补偿V3、V4的UB0不对称产生的影响。 (4) V1、V2、V7调整管的调试。R为电阻箱, 调节R使电子负载电流为2 A, 这时V7的基极电流应小于1 mA, 如图6 21所示。 3. 电子负载的使用电子负载整合具有测试设备的众多功能,

25、如负载瞬态恢复时间、 电流极限特性分析、效率、 启动时间、 源效应(电源调整率)、 编程响应时间、 PARD(波纹和噪声)、 功率因子、伏特栓锁现象、 过压关闭、 飘移等。 电子负载可用几种方法执行电源测试。 它们一般是可编程的, 但大多数电子负载需要外部DAC编程器。 这一能力在测试期间能精确控制负载值, 为测试装置操作者提供有价值的状态信息。 电子负载通常采用FET设计, 它比采用继电器和电阻器的解决方案更可靠, 也更简易, 还可选择工作模式: 恒流(CC)、 恒压(CV)和恒阻(CR)。 较复杂的电子负载在一台产品中都会提供这三种模式, 具有最高的测试灵活性, 并且还提供测量直流电压和电

26、流这两种电源的通用解决方案。 电子负载的最后一项优点是可提供通过总线的回读, 而无需使用一些测试中测量电压和电流的数字多用表。 6.2芯片测试方法简介 6.2.1测试方法的介绍1. 数字集成电路的测试1) 直流参数测试直流参数测试是基于欧姆定律, 用来确定器件电参数的稳态测试方法。 比如, 漏电流测试就是在输入管脚施加电压, 使得输入管脚与电源或地之间的电阻上有电流通过, 然后测量该管脚电流。 又如, 输出驱动电流测试是在输出管脚上施加一定的电流, 然后测量该管脚与地或电源之间的电压差。 通常的直流测试包括: (1) 接触测试(短路-开路)。 这项测试保证测试接口与器件正常连接。 接触测试通过

27、测量输入、 输出管脚上保护二极管的电压值来确定连接性。 二极管上如果施加一个适当的正向偏置电流, 二极管的压降将是0.7 V左右, 因此接触测试就可以由以下步骤来完成: 所有管脚设为0 V。 待测管脚上施加正向偏置电流“I”。 测量由“I”引起的电压: 如果电压小于0.1 V, 说明该管脚短路; 如果电压大于1.0 V, 说明该管脚开路; 如果电压在0.1 V和1.0 V之间, 说明该管脚正常连接。 (2) 漏电流测试(IIL、 IIH、 IOZ)。 理想条件下, 可以认为输入及三态输出管脚和地之间是开路的。 但实际情况下, 它们之间为高电阻状态。 它们之间的最大电流就称为漏电流, 或分别称为

28、输入漏电流和输出三态漏电流。 漏电流一般是由于器件内部和输入管脚之间的绝缘氧化膜在生产过程中太薄引起的, 它形成一种类似于短路的情形, 导致电流通过。 三态输出漏电流(IOZ)是当管脚状态为输出高阻状态时, 在输出管脚使用UCC(UDD)或GND(USS) 驱动时测量得到的电流。 三态输出漏电流的测试和输入漏电流的测试类似, 不同的是待测器件必须被设置为三态输出状态 。 (3) 转换电平测量(UIL、 UIH)。 转换电平测量用来决定器件工作时UIL和UIH的实际值 (UIL是器件输入管脚从高变换到低状态时所需的最大电压值, UIH是输入管脚从低变换到高的时候所需的最小电压值)。 这些参数通常

29、是通过反复运行常用的功能测试, 同时升高(UIL)或降低(UIH)输入电压值来决定的。 通常把导致功能测试失效的临界电压值称为转换电平。 这一参数加上保险量就是UIL和UIH规格。 其中, 保险量代表了器件的抗噪声能力。 (4) 输出驱动电流(UOL、UOH、IOL、IOH)。 输出驱动电流测试保证器件能在一定的电流负载下保持预定的输出电平。 UOL和UOH规格用来保证在器件允许的噪声条件下所能驱动的多个器件输入管脚的能力。 (5) 电源消耗(ICC、IDD、 IEE)。 该项测试决定器件的电源消耗规格, 也就是电源管脚在规定的电压条件下的最大电流消耗。 电源消耗测试可分为静态电源消耗测试和动

30、态电源消耗测试。 静态电源消耗测试决定器件在空闲状态时最大的电源消耗, 而动态电源消耗测试决定器件工作时的最大电源消耗。 2) 功能测试功能测试涉及模拟、 数字、 存储器、 RF和电源电路, 通常要用不同的测试策略。 测试包括大量实际的重要功能通路及结构验证(确定没有硬件错误), 以弥补前面测试过程遗漏的部分。 这需要将大量模拟/数字激励不断加到被测单元上, 同时监测同样多数量的模拟/数字响应, 并完全控制其执行过程。 功能测试可在产品制造生命周期的不同阶段实施: 首先是工程开发阶段, 在系统生产验证前确认新产品功能; 然后在生产中也是必需的, 作为整个流程的一部分, 通过昂贵的系统测试降低缺

31、陷发现成本(遗漏成本); 最后在发货付运阶段也是不可缺少的, 它可以减少在应用现场维修的费用, 保证功能正常而不会被送回来。 功能测试有多种形式, 这些形式在成本、 时间、 效果和维护性方面各有优缺点, 我们将其分为下面四种基本类型, 并逐一分析它们的特性。 (1) 模型测试系统。 从理论上说检验一个设备(线路板或模块)功能最简单的方法就是把它放在像真实环境一样的模型系统或子系统中, 然后看它工作是否正常。 如果正常, 我们可以在很大程度上认为它是好的; 如果不正常, 技术人员将进行检测, 希望找出失效的原因以指导维修。 但实际上, 这种插入上电方式有很多缺点而且很少有效, 虽然它有时可作为其

32、他测试方案的补充。 首先, 子系统的成本通常比传统测试平台要高, 尤其是后者作为通用设备可用于多种场合的时候, 而且模型环境下的子系统维护非常复杂、 耗时且成本高。 其次, 集中式维修中心很快就会被不断出现的模型子系统填满, 而每个都需要特定的文件和培训、 操作指导与维护。 同时, 仅仅将被测设备插在系统中还不够, 还必须执行一系列正确的操作步骤以保证其正常工作, 或检查它为什么不能正常工作。 这些专门的测试步骤的成本和复杂性都非常高, 而且很耗时, 在操作中还需要熟练的技术人员来执行。 最后, 即使进行了专门的改造, 在系统上进行单元调试也很麻烦且不实际, 操作流程控制上的局限性以及诊断工具

33、的缺乏很快使这种方法在经济上变得难以接受。 (2) 测试台。 测试台是一个常规的测试环境, 包括与被测设备之间的激励/响应接口、 专门测试规程规定的测试序列与控制。 激励与响应通常由标准电源、 实验仪器、 专用开关、 负载以及终端自定义电子设备(如数字激励)提供。 在这里, 夹具是非常重要的一个部分, 可提供到被测设备的正确的信号路径和连通。 在很多情况下, 夹具基本上是针对每个应用而定制的, 需要结合手工操作进行设置。 测试过程和控制通常手动进行, 有时靠PC协助, 通过书面的协议或规程进行操作。 测试台连接到具体的产品, 其优点是成本相对较低, 设备比较简单, 但在应对多种产品时灵活性较差

34、, 即使针对某一个产品的测试, 当需要多个激励/响应时, 它也无法满足要求。测试台通常用于工程部门, 因为那里有很多仪器可以很快组合起来, 且手头也有相关资料, 不用正规步骤。 基本上, 即使高性能产品的测试台也不足以应对生产测试或发货阶段的测试。 (3) 专用测试设备(STE)。 从理论上讲, 专用测试设备就是使测试台操作自动化的系统。该系统的核心是一台电脑, 通过专用总线(采用IEEE、 VXI、 PXI或PCI标准)和一些可编程仪器进行控制。 速度、性能、 适用情况、 成本及其他因素影响着仪器总线和结构的选择。 各种仪器和通用设备堆叠在一个或多个垂直机箱里(基本型STE通常称为“机架系统

35、”), 然后再连到被测设备上。 连线与接通一般完全自动进行并由软件控制, 不过这会使接收器的内部连接非常复杂。 数字资源(信道)通常在一个专用机架上, 然后由另外一个包含开关阵列的单独机架对模拟仪器进行连接及分配。如果需要模拟/数字信道, 夹具可以提供跳线。为使成本、空间和灵活性达到最优, 通常还要专门针对某项具体的项目或程序进行设置, 因此新的项目要设计新的STE。 因为有了自动化处理, 所以设置时间、 测试时间以及整体操作都比手工测试台更加快速和容易。 生成测试程序虽然不会太简单, 但所需文件将大大减少。 STE也可以扩展并满足多种性能的需要。 因此, 它通常用于生产或维修中心。STE也有

36、缺点, 最明显的是总体成本高。 总体成本包括: 设备投资成本、 操作成本以及程序开发成本。 设备投资成本包括平台的开发、 材料、 制造、 测试、 文件系统以及折旧。 操作成本包括夹具成本、 维护与备件成本、 工具、 间接材料与易耗品、 人工以及管理开销。对每类设备测试程序的开发与调试费用也要算在成本里。 除非要重复制作大量STE, 否则系统开发与文件制作的非经常性工程(NRE)费用将是成本的主要部分。 硬件结构必须适应产品标准, 而这将会对灵活性、 体积、 信号连通与接口都有不利的影响。 打开STE的前盖, 就能观察到系统信号源及接收器之间的线路数量与复杂性, 夹具也非常复杂, 如果是包括数十

37、个模块用于整个项目的夹具, 其成本会迅速占到主要部分。 而且有些STE需要的测试源可能很难在市面上找到, 一方面可能很少, 另外也可能太贵, 例如在需要大量数字激励/响应信道时就会出现这种情况。 在可接受成本范围内(每通道10100欧元), 性能和灵活性方面的选择可能非常少, 性能有可能达到要求, 但成本要1000欧元每通道。 如果在硬件上进行折中, 成本将转向软件开发, 测试工程师必须面对STE在性能上的局限。 测试开发成本不仅因为STE性能不够而增加, 而且由于缺乏用于测试的语言、 用户接口以及调试工具受限等, 简单软件结构对测试开发的时间和成本都将产生不利的影响。 (4) 自动测试设备(

38、ATE)。 通用自动测试设备(GPATE, 或简称为ATE)是一种非常先进灵活的方案, 可以满足多种产品与程序测试的要求, 从出现迄今已有三十多年。 当由微型计算机控制的仪器出现以后, ATE的结构设计直接针对测试需要。 其中系统集成、 信号连通灵活性、 增值软/硬件、 面向测试的语言、 图形用户界面等是ATE(比如SEICA的VALID S40功能测试平台)和STE之间的主要区别。 用于并行测试的数字通道是ATE的主要部分之一, 通常使用专用结构, 因为它专门设计用于满足各种测试要求, 如控制性能、 数据深度、 整个时序范围灵活性、 宽电压幅值等的特性。 串行数字测试带有大量协议, 通常由集

39、成到系统内部的专门仪器提供, 可以完整地集成到综合测试环境中。 与STE结构类似, ATE系统结构中集成了很多商用仪器以提供模拟测试功能。另外, ATE还能为信号路由和连接提供更好的方案。 ATE专用背板大多数情况下包括一个模拟总线, 可以使仪器直接连到任何引脚, 而不会使内外引线变得复杂。 这种灵活性通常可扩展到将模拟和数字通道合在一起(混合通道), 使用户在任何时候都可以连接数字或模拟激励, 并测量接收器的任意引脚。 这样不仅使成本大大降低, 同时也使测试程序更易于实现。 2. 模拟集成电路的测试 模拟集成电路的测试涉及到模拟信号, 模拟信号是在特定的带宽限制内测试的。 由于模拟信号对工艺

40、参数敏感, 由此造成性能对工艺(参数变化、 相关、 失配及噪声等)的敏感。 这样, 如果生产工艺有变化, 就会妨碍标准的模拟故障模型的提取。 其次, 模拟电路的测试受规格的驱动, 测试由人工方法生成以及缺少功能强的EDA工具, 都会导致测试开发时间加长。 第三, 在模拟电路测试中, 成品率和缺陷级的折中是不确定的, 因为大多数模拟故障并不会导致严重的失效。 模拟集成电路的测试结果受到噪声和测试精度的影响。 模拟集成电路的测试不但有直流参数测试、 功能测试, 而且还包括交流参数测试。模拟集成电路的直流参数测试、 功能测试与数字集成电路测试类似。下面主要介绍一下交流参数测试。 常用的交流测试有传输

41、延迟测试、 建立和保持时间测试以及频率测试等。 (1) 传输延迟测试是指在输入端产生的一个状态(边沿)转换与导致相应的输出端的状态(边沿)转换之间的延迟时间。 该时间从输入端的某一特定电压开始到输出端的某一特定电压结束。一些更严格的时序测试还包括以下的这些项目: 三态转换时间、 存储器读取时间、 写入恢复时间、 暂停时间、 刷新时间测试等。 (2) 建立时间测试是指输入数据转换必须提前锁定输入时钟的时间测试。 (3) 保持时间测试, 指在锁定输入时钟之后输入数据必须保持的时间测试。 (4) 频率测试是指通过反复运行功能测试, 同时改变测试周期, 来测试器件运行的速度。 频率测试的目的是找到器件

42、所能运行的最快速度。 在测试中, 最难测的不是模拟或数字系统, 而是混合信号系统。 因为其中包括A/D、 D/A的转换, 故而测试中要考虑到工艺库参数的误差、 时序计算的误差、 参数提取的误差、 制造缺陷导致阻容值与工艺标准的误差以及互连线的延时超过门延时起主导作用和串扰等因素。 这些因素的存在导致测试成本在IC总的成本中的份额急剧攀升。 因其复杂性, 这里就不列出关于混合信号系统的测试方案了。 6.2.2指标测试指标测试是集成电路样品测试的关键, 只有通过指标测试, 确认芯片的性能指标达到预先设定的范围, 产品才可以量产。 若芯片设计存在故障, 也可以从测试结果的数据中进行故障分析, 推断故

43、障存在的地方。下面以集成运放的参数测试为例, 说明指标测试的方法。集成运算放大器是一种线性集成电路, 和其他半导体器件一样, 也要用一些性能指标来衡量其质量的优劣。 图 6 22A741管脚图为了正确使用集成运放, 就必须了解它的主要参数指标。 集成运放组件的各项指标通常是由专用仪器进行测试的, 这里介绍的是一种简易测试方法。 这里以集成运放A741(或F007)为例, 其引脚排列如图6 22所示。 它是八脚双列直插式组件, 2脚和3脚分别为反相和同相输入端, 6脚为输出端, 7脚和4脚分别为正、负电源端, 1脚和5脚为失调调零端, 1、 5脚之间可接入一只几十千欧姆的电位器并将滑动触头接到负

44、电源端, 8脚为空脚。 A741主要指标测试如下。1) 输入失调电压UOS当输入信号为零时, 理想运放组件的输出也为零。 但是即使是最优质的集成运放组件, 由于其运放内部差动输入级参数的不完全对称, 输出电压往往不为零。 这种零输入时输出不为零的现象称为集成运放的失调。 输入失调电压UIO是指输入信号为零时, 输出端出现的电压折算到同相输入端的数值。 失调电压测试电路如图6 23所示。 闭合开关S1及S2, 使电阻RB短接, 此时测量出的输出电压UO1即为输出失调电压, 则输入失调电压为 (6 1) 图 6 23UOS、IOS测试电路测试中应注意: 将运放调零端开路。 要求电阻R1和R2、R3

45、和RF的参数严格对称。 2) 输入失调电流IIO 输入失调电流IIO是指当输入信号为零时, 运放的两个输入端的基极偏置电流之差, 即 IIO=|IB1-IB2| (6 2) 输入失调电流的大小反映了运放内部差动输入级两个晶体管的失配度, 由于IB1、IB2本身的数值很小(微安级), 因此它们的差值通常不是直接测量的。 测试电路如图6 23所示, 测试分两步进行: (1) 闭合开关S1及S2, 在低输入电阻下, 测出输出电压UO1, 如前所述, 这是由输入失调电压UIO所引起的输出电压。 (2) 断开S1及S2, 两个输入电阻RB接入, 由于RB阻值较大, 流经它们的输入电流的差异将变成输入电压

46、的差异, 因此, 也会影响输出电压的大小, 可见测出两个电阻RB接入时的输出电压UO2, 若从中扣除输入失调电压UIO的影响, 则可得输入失调电流IOS为 (6 3) 一般地, IIO约为几十至几百纳安(10-9A), 高质量运放的IIO低于1nA。 测试中应注意: 将运放调零端开路。 两输入端电阻RB必须精确配对。 3) 开环差模电压放大倍数Aud集成运放在没有外部反馈时的直流差模放大倍数称为开环差模电压放大倍数, 用Aud表示。它定义为开环输出电压uo与两个差分输入端之间所加信号电压Uid之比, 即 (6 4) 按定义Aud应是信号频率为零时的直流放大倍数, 但为了测试方便, 通常采用低频

47、(几十赫兹以下)正弦交流信号进行测试。 由于集成运放的开环电压放大倍数很高, 难以直接进行测试, 故一般采用闭环测量方法。Aud的测试方法很多, 这里采用交、 直流同时闭环的测试方法, 测试电路如图6 24所示。 图 6 24Aud测试电路 被测运放一方面通过RF、R1、R2完成直流闭环, 以抑制输出电压漂移, 另一方面通过RF和RS实现交流闭环, 外加信号uS经R1、R2分压, 使uid足够小, 以保证运放工作在线性区。 同相输入端电阻R3应与反相输入端电阻R2相匹配, 以减小输入偏置电流的影响。电容C为隔直电容。 被测运放的开环差模电压放大倍数为 (6 5) 通常, 低增益运放的Aud约为

48、6070dB, 中增益运放的Aud约为80 dB, 高增益运放的Aud在100dB以上, 可达120140dB。 测试中应注意: 测试前电路应首先消振及调零。 被测运放要工作在线性区。 输入信号频率应较低, 一般为50100 Hz, 输出信号幅度应较小, 且无明显失真。 4) 共模抑制比KCMR集成运放的差模电压放大倍数Aud与共模电压放大倍数Auc之比称为共模抑制比, 即 (6 6) 或 共模抑制比在应用中是一个很重要的参数。 理想运放对于输入的共模信号其输出为零, 但在实际的集成运放中, 其输出不可能没有共模信号的成分, 输出端共模信号愈小, 说明电路对称性愈好, 也就是说运放对共模干扰信

49、号的抑制能力愈强, 即KCMR愈大。 KCMR的测试电路如图6 25所示。 图 6 25KCMR的测试电路集成运放工作在闭环状态下的差模电压放大倍数为 (6 7) 当接入共模输入信号uic时, 测得uoc, 则共模电压放大倍数为 (6 8) 得共模抑制比为 (6 9) 测试中应注意: 消振与调零。 R1与R2、R3与RF之间阻值应严格对称。 输入信号uic幅度必须小于集成运放的最大共模输入电压范围Uicm。 图 6 26Uicm测试电路5) 共模输入电压范围Uicm集成运放所能承受的最大共模电压称为共模输入电压范围, 超出这个范围, 运放的KCMR会大大下降, 输出波形产生失真, 有些运放还会

50、出现“自锁”现象以及永久性的损坏。 Uicm的测试电路如图6 26所示。 被测运放接成电压跟随器形式, 输出端接示波器, 观察最大不失真输出波形, 从而确定Uicm值。 图 6 27Uopp测试电路 6) 输出电压最大动态范围Uopp集成运放的动态范围与电源电压、 外接负载及信号源频率有关。 Uopp测试电路如图6 27 所示。 改变uS幅度, 观察uo削顶失真开始时刻, 从而确定uo的不失真范围, 这就是运放在某一定电源电压下可能输出的电压峰峰值Uopp。 6.2.3测试注意事项集成运放在测试时应注意以下问题: (1) 输入信号选用交、直流量均可, 但在选取信号的频率和幅度时, 应考虑运放的

51、频响特性和输出幅度的限制。(2) 调零。为提高运算精度, 在运算前, 应首先对直流输出电位进行调零, 即保证输入为零时, 输出也为零。如图6 28(a)所示, 当运放有外接调零端子时, 可按组件要求接入调零电位器RW。 调零时, 将输入端接地, 调零端接入电位器RW, 用直流电压表测量输出电压uo, 仔细调节RW, 使uo为零(即失调电压为零)。 如运放没有调零端子, 可按图6 28(b)所示电路进行调零。 图 6 28调零电路 一个运放如不能调零, 大致有如下原因: 组件正常, 接线有错误; 组件正常, 但负反馈不够强(RFR1太大), 为此可将RF短路, 观察是否能调零; 组件正常, 但由

52、于它所允许的共模输入电压太低, 可能出现自锁现象, 因而不能调零, 为此可将电源断开后, 再重新接通, 如能恢复正常, 则属于这种情况; 组件正常, 但电路有自激现象, 应进行消振; 组件内部损坏, 应更换好的集成块。 (3) 消振。 一个集成运放自激时, 表现为即使输入信号为零, 亦会有输出, 使各种运算功能无法实现, 严重时还会损坏器件。 为消除运放的自激, 常采用如下措施: 若运放有相位补偿端子, 可利用外接RC补偿电路(产品手册中有补偿电路及元件参数)补偿; 电路布线、 元器件布局应尽量减少分布电容; 在正、负电源进线与地之间接上几十微法电解电容和0.010.1 F陶瓷电容的并联电容,

53、 以减小电源引线的影响。 (4) 防止堵塞现象出现。 “堵塞”现象又叫“阻塞”或“自锁”现象, 它是指在闭环条件下工作的运算放大器, 突然发生工作不正常, 输出电压接近于两个极限状态之一。 此时运放芯片内部的输出管不是处于饱和状态, 就是处于截止状态。 发生“堵塞”时, 放大器不能调零, 连信号也可能加不进去, 人们往往误认为芯片已损坏。 其实不然, 只要切断电源, 重新接通, 或把芯片两个输入端短路一下, 就可使电路恢复正常工作。 产生堵塞现象的根本原因是, 由于输入信号过大或受强干扰的影响, 使芯片内部某些管子进入饱和状态, 从而使负反馈变成正反馈。 为了防止堵塞现象, 通常在输入端加限幅

54、保护, 以避免运放输入管饱和。 常见的限幅保护电路如图6 29、图6 30所示。 图中V1、V2、 V为限幅保护元件。 图 6 29二极管保护电路 图 6 30稳压管保护电路 6.2.4测试的分类、 硬件及“开尔文”连接法1. IC测试分类Wafer Test通常又叫E SORT, 是指芯片还在晶圆上以Die形式存在, 没有被切割封装时所作的电性测试。 通过Wafer Test可以选出坏的Die, 减少封装成本。 Final Test通常又叫Package Test, 是对封装后的芯片(Device)所作的电性测试。 QA TestQuality AssuranceTest, 是对测试过的且暂

55、无问题的芯片再采样测试, 要保证: 测试本身的可靠性; 测试过程对芯片无损害。 Outgoing Test封装后的芯片在Final Test后对芯片表面物理特性的测试, 主要查标记(Marking)正确与否, 有没有脏污, 有没有球压伤或引角损坏。 Military Test针对芯片要求比较高的客户, 把各种测试条件加严, 以保证更可靠的芯片性能。 Reliability Test可靠性测试, 是测试芯片的使用寿命及对不同环境的适应性。 通常会用高温、 低温、 高湿、 高压等建立恶劣的环境模型, 看芯片在此情况下是否失效。 Failure Analysis失效分析, 通常分电性分析和物理分析两

56、个方面进行。 电性方面会通过测试的电性参数来判断其可能失效的模块并分析原因。 物理分析是通过X ray、Ultrasonic、 De cap等方式查看各个物理层有没有损伤。 2. IC测试硬件1) 测试机测试机可以比做大脑, 它能分辨并判断出芯片性能的好坏。 简单来说, 万用表、 示波器等都能做芯片部分功能的测试, 但这里所说的测试机是指ATE。 针对不同的测试芯片, 测试机通常分成不同的系列, 有测试内存、 测试LCD 驱动、测试SOC芯片等系列, 它们的构架都不一样。 同一系列里, 也分高端、 低端, 且其测试的最高频率、Vector内存大小等都不一样。 一台高端的测试机是非常昂贵的。 2

57、) 测试手臂 测试手臂(Handler and Prober)是用来移动及定位芯片及晶圆的。 用于晶圆测试(Wafer Test)的叫Prober, 用于Final Test的叫Handler。 测试手臂在量产的时候非常重要, 量产中的最常出现的接触性问题(Contact issue)通常和测试手臂及测试座或探针有关。 在前期测试开发过程中, 设计测试板(Loadbord)时也要考虑和测试手臂的接口。 3) 探针卡探针卡是晶圆测试中被测芯片和测试机之间的接口。 探针卡对前期测试的开发及后期量产测试的良率的保证都非常重要。 常见的几类探针卡有Blade Type(刀片式)、 Epoxy Type

58、(悬臂式)和Vertical Type(垂直式)。 4) 测试座测试座(Socket)是Final Test时测试机和被测芯片的接口。 它一般还带一个用于手测的盖子(Lid)。 测试座对前期测试程序开发的影响比较小, 通常都能保证其良好的接触效果, 但对后期量产时是非常重要的, 因为它直接与芯片接触, 其接触效果将直接影响产品的良率。对于BGA封装的芯片, 不好的接触还有可能导致球压伤。 5) 测试板测试时除了测试机以外, 为了满足测试要求通常还要有一些外接电路, 如晶振、 延迟(Relay)开关、 放大器、 电源滤波电路等。 它们都做在测试板上。 Final测试的测试板叫Loadboard或

59、Dutboard; Wafer测试的测试板叫WPI(Wafer Prober Interface)。 设计Loadboard时, 除了PCB设计要注意以外, 还要考虑测试板本身的一些特性, 如: (1) 要考虑与测试机及测试手臂的接口(Docking Issue)。 (2) 避免板子上器件的引脚与测试机及测试手臂接触, 造成短路。 (3) 要容易Debug, 芯片关键引脚(VDD、 Analog pin等)要容易用外部仪器测试。 (4) 设计时板子上要尽量少用外部器件, 而且要让芯片上每个引脚到测试机的通道尽量短, 通道越短， 就越简单, 测试越稳定。 (5) 要留一些空的接线点以备Debug

60、时跳线用。 (6) 有些测试的DPS有force line、sense line, 在测试板设计时也要留好force line、senseline以及它们之间的guard line。 (7) 模拟地和数字地要分开处理。 3. “开尔文”连接法1) 开尔文电桥英国物理学家开尔文(Kelvin)发明的开尔文电桥(也称双电桥或双臂电桥), 多用于大电流、 小电阻的测量, 能进一步提高测量精度。 由于单臂电桥未知臂的内引线、 被测电阻的连接导线及端钮的接触电阻等的影响, 使单臂电桥测量小电阻时的准确度难以提高。 而双臂电桥较好地解决了测量小电阻时线路灵敏度、 引线、 接触电阻所带来的测量误差, 并且属