数电半导体存储器和可编程器件详解演示文稿

1、数电半导体存储器和可编程器件详解演示文稿1第一页，共五十三页。（优选）数电半导体存储器和可编程器件2第二页，共五十三页。1)存储容量(M)：存储二值信息的总量。 字数 位数；性能指标例如：256 4bit = 1024 = 1k 存储容量为1k 210K1M； 210M1G等。2) 存取时间存储器操作(R/W)的速度3第三页，共五十三页。二、存储器的分类：1) 磁介质类 软磁盘、硬盘、磁带2) 光介质类 CD、DVD3) 半导体介质类 1、按材料分类 1)双极型: 2)MOS型:具有功耗低、集成度高的优点2、按制造工艺分类4第四页，共五十三页。3、按存、取功能分类1)只读存储器(Read-On

2、ly Memory ，简称ROM): 正常工作时，内容只能读出，不能随时写入。 常用于存放系统程序、数据表、字符代码等不易变化的数据。2)随机存取存储器（读写存储器）Random Access Memory ，简称RAM 正常工作时可随时读出或写入，掉电后，数据全部丢失。5第五页，共五十三页。9.2 随机存取存储器RAM（P292）（读写存储器） RAM：在工作过程中，既可随时从存储器的任意单元读出信息，又可以随时把外界信息写入任意单元。特点：使用灵活、方便。但具有易失性，即：掉电后，数据就消失(也有非易失性的RAM，实际上类似于ROM)。6第六页，共五十三页。SRAM（静态）：存取速度快DR

3、AM（动态）：结构简单、集成度高NVRAM（非易失性）RAM按存储单元工作原理不同分为RAM 按所用器件可分为 双极型 MOS型分类：7第七页，共五十三页。1、RAM存储器的基本结构A0Ai行地址译码器.列地址译码器Ai+1An-1存储矩阵读写控制电路CSR/WI/O地址输入控制输入数据输入/输出三类信号线：地址线、数据线和控制线由存储矩阵、地址译码器、输入/输出控制电路组成。8第八页，共五十三页。 存储单元是存储器的最基本存储细胞，能存放一位二值数据。由于存储器的容量巨大，一般都把存储单元排列成矩阵形式。采用双译码（行、列译码），用两条地址线来共同选择存储单元。A0A1A2A3CSX0CSX

4、1CSX15行地址译码器列地址译码器A4A5A6A7CSY0CSY1CSY15A0A1A2A3A4A5A6A7CS0CS1CS255地址译码器存储器阵列01255011516173232241255256根选择线16根行选择线16根列选择线双译码方式八位地址线单译码方式9第九页，共五十三页。2、RAM的存储单元六管NMOS存储单元T1与T3、 T2与T4各构成一个NMOS反相器；两个反相器交叉耦合，组成基本SR锁存器T5、T6：本单元控制门，由行选择线Xi控制。T7、T8：一列存储单元公用的控制门，由列选择线Yj控制。位线BYj （列选择线）Xi（行选择线）T3T4T2T1T5T6T8T7DD

5、数据线位线B数据线存储单元DDD、 D：存储的一位二值数据。(1)静态RAM存储单元(SRAM)10第十页，共五十三页。 显然，只有X,Y选择线都是高电平，内部输入、输出才和外部数据线连接，也就是该存储单元被选中。DD 当Xi=1时， T5、T6导通，存储单元与位线接通；当Xi=0时， T5、T6截止，存储单元与位线隔离。位线BYj （列选择线）Xi（行选择线）T3T4T2T1T5T6T8T7DD数据线位线B数据线 当Yj=1时， T7、T8导通，位线与数据线接通；当Yj=0时， T7、T8截止，位线与数据线隔离。11工作原理：11第十一页，共五十三页。 1、利用锁存器或触发器保存数据，所以数

6、据是非破坏性读出，一次写入，可以反复读出，对存储的数据没有反作用。 3、静态存储单元功耗高，体积大，集成度低。静态存储单元的特点： 2、进行读或写操作，由另外的输出/输入电路控制。 大容量存储器一般都采用动态存储单元12第十二页，共五十三页。(2)动态存储单元(DRAM) 读出过程中：电容C上若充有足够电荷，其电压足够使T2导通，输出线（读位线）DO上就得到低电平0，否则得到1。 写入过程就是给电容充电和放电的过程。存储原理依赖电容的电荷存储效应D 注意：每次从DRAM中读出数据时，因漏电流的原因，都会使电容C上的电荷减少，所以DRAM的读出过程是破坏性读出。13第十三页，共五十三页。 因此，

7、每次读出后必须及时给电容再次充电，维护其内容。此外，C上电荷也不能长时间维持，所以还必须定时对电容充电，称为再生或刷新。 读取时：X,Y选中该单元，T1,T3，T4,T5都开通。DO上得到存储的数据;1DD0D 此时R=1,内部数据经写入刷新单元刷新电容C，刷新电平是D；1 如果D=0； C应该充满电，刷新电平为1，给电容充电； 如果D=1；C应该不充电，刷新电平为0，电容放电。D14第十四页，共五十三页。 X,Y选中该单元，控制管开通。数据从DI输入，经写入刷新控制电路，对电容充、放电。0000DDD 经过写入刷新控制电路，对电容充放电的电平是D 写入数据时： R/W=0若D=0 D=1则对

8、电容充电；若D=1 D=0则对电容放电。15第十五页，共五十三页。 只选通行选择线X, 并令R/W=1;定时刷新: 与读出数据时数据再生相同，数据经写入刷新控制单元，根据原来存储的数据自己刷新。 注意：因为此时Y不通， DI,DO都断开，数据不被读出。 则，电容C上的数据经T2、T3到达“读”位线。16第十六页，共五十三页。(3)单管存储单元 0或1数据存于电容C中，T为门控管，通过控制T的导通与截止，可把数据从存储单元送至位线上或者将位线上的数据写入存储单元。 由于电容很小，而且电容是连接在门控管的源极上，所以每次读取数据时，电容上的电荷消耗很多，电压下降很大。 因此，读取数据时，要经过专门

9、的读出放大器对信号进行放大。同时，由于电容上的电荷减少，存储的数据被破坏，故每次读出后，必须及时对读出单元刷新。XiTC位线17第十七页，共五十三页。 5位行地址码决定32条行选择线；3位列地址码决定8条列选择线；每4列存储单元连接在相同的列地址译码线上，组成一个字列。每行可存储8个字，每个字列存储32个字，共有328=256个组合，总的存储容量就是256 4=1024个存储单元。 每个由X，Y共同选中的单元中实际包含了4个1位数据存储单元，表示一个4位数据。3、存储矩阵：由若干存储单元排列成矩阵形式。2564 RAM存储矩阵采用双译码方式8位地址码18第十八页，共五十三页。9.1 只读存储器

10、(ROM) (P282)分类：(1)按制造工艺分：二极管ROM 双极型ROM(三极管) 单极型(MOS) 只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory)(按存储单元中器件划分) 19第十九页，共五十三页。掩模ROM（ 固定ROM）光可擦可编程ROM（EPROM）可编程ROM一次可编程ROM（PROM）电可擦可编程ROM（E2PROM）快闪存储器(Flash Memory) E2PROM和Flash则广泛应用于各种存储卡中：例如IC卡、数码相机中的存储卡、移动存储卡、USB卡（U盘）、MP3播放器等。(2)按存储内容写入方式分20第二十页，

11、共五十三页。存储矩阵 地址译码器地址输入ROM的基本结构：数据输出控制信号输入输出控制电路输出控制电路 地址译码部分与RAM基本相同； 存储单元矩阵和输入/输出控制电路由于存储机理不同，有较大区别。21第二十一页，共五十三页。字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0当OE=1时输出为高阻状态000101111101111010001101地 址A1A0D3D2D1D0内 容当OE=0时1、固定ROM： 二极管ROM0 1 0 01 0 1 10022第二十二页，共五十三页。2、可编程ROM 采用熔断丝结构，出厂时，熔丝是连通的，即存储单元为1，如欲使某些单元改

12、写为0，只要通过编程，给这些单元通以足够大的电流将熔丝烧断即可。 熔丝烧断后不能恢复，因此，PROM只能改写一次。44存储器，两位地址码A1A0给出4根地址线Y3 Y0 ；每根地址线上，有4根位线D3 D0。位线与地址线是否相连，取决于之间的熔断丝是否相通。位线(1)二极管PROM23第二十三页，共五十三页。例如：A1A0=10，Y2=1，Y0、Y1、Y3=0由于位线与地址线用二极管连接，所以Y0,Y1,Y3不影响D的状态。0 0 1 0 0 10 1 0 1 1 11 0 1 1 1 01 1 1 0 0 0A1A0D3 D2D1D0D3 D2D1D0=11101 1 1 024第二十四页，

13、共五十三页。(2)EPROM(光擦除可编程ROM)浮栅是与四周绝缘的一块导体。 控制栅上加正电压，P型衬底上部感生出电子，NMOS管导通。 如果浮栅带负电，则在衬底上部感生出正电荷，阻碍控制栅开启MOS管。开启需要更高的电压。 控制栅加相同电压时，浮栅带电与否，表现为MOS管的截止或导通，即存储二值逻辑1或0。SIMOS管25第二十五页，共五十三页。写入数据前，浮栅不带电，要使浮栅带负电荷，必须在栅极和漏极加上高电压。高电压使漏极PN结反相击穿，产生大量高能电子，在栅极高电压的吸引下，电子穿透栅极绝缘层，部分堆积在浮栅上使浮栅带负电。当移去外加电压后，浮栅上无放电回路，故能长期保存。只有用紫外

14、线照射时，浮栅上的电子形成光电流释放。为便于擦除，芯片封装上装有透明的石英盖板。EPROM为一次全部擦除，数据写入需要通用或专用的编程器。26第二十六页，共五十三页。(3)E2PROM E2PROM也是采用浮栅技术。浮栅与漏极N+区延长区有一点交迭，并且交迭处的绝缘层厚度很小。 控制栅上加高电压，漏极接地，即可对浮栅充电。在高电压作用下，电子穿透绝缘层积累在浮栅上，使浮栅带负电荷“隧道效应” 控制栅接地，漏极接高电压，则产生与上述相反的过程，即可对浮栅放电。 电擦除！E2PROM擦除的过程就是改写过程，以字为单位进行擦写的。 E2PROM具有ROM的非易失性，又具备类似RAM的功能，可以随时改

15、写。一般芯片内部带有升压电路，可以直接读写E2PROM。27第二十七页，共五十三页。(4)快闪存储器FLASH ROM 结合EPROM结构简单、编程可靠的优点和E2PROM擦除快捷的特性。集成度高，可靠性好。较大绝缘层更薄特点：a.通过在源极上加正压，使浮栅放电，擦除写入的数据。b.因为个存储单元MOS管的源极是连在一起的，所以擦除是整片或分块擦除。c.擦除速度很快，一般整片擦除只需几秒钟。28第二十八页，共五十三页。相同点：1)均为电擦除，不需要专门的工具写入和擦除。2)内部需要有升压电路，擦除时间短(ms级)；不同点：E2PROM是对单个存储单元擦除；FLASH ROM由于源极都并联，所以

16、擦除时为整片擦除，或分块擦除，擦除速度更快。E2PROM和FLASH ROM的比较：29第二十九页，共五十三页。EPROM集成电路AT27C010， 128K8位ROM 读操作时的工作电压5V编程操作时的工作电压13V输出使能信号片选信号编程选通信号控制信号均为低电平有效！ 30第三十页，共五十三页。 工作模式A16 A0VPPD7 D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出表7.1.3 工作模式 片选信号输出使能信号编程选通信号 说明：EPROM的数据写入均由专用或通用编程器完成。 31第三十一页，共五

17、十三页。ROM的读操作与时序图（2）加入有效的片选信号（3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；32第三十二页，共五十三页。9.3 存储器容量的扩展（P296-299）当一片RAM(或ROM)不能满足存储容量位数(或字数)要求时，需要多片存储芯片进行扩展，形成一个容量更大、字数位数更多的存储器。扩展方法根据需要有位扩展、字扩展和字位同时扩展3种。 33第三十三页，共五十三页。 把各片芯片并联。即将RAM的地址线、读/写控制线和片选信号对应地

18、并联在一起。 每个地址对应多个芯片内部的相同位置的存储单元，扩展了每个地址的位数。图7.2.101.位数（字长）扩展:34第三十四页，共五十三页。2.字扩展方式（地址扩展）：把低位地址并联入各个芯片，高位地址经译码作为各个芯片的片选信号。 同理，若高位地址是01，只有芯片2被选中，其上的8k个存储单元与外部数据线相连。 当高位地址线为00时，Y0输出低电平，第一块RAM芯片被选中，其8k个存储单元与外部数据线相连。 例如：将4个8K8位的RAM芯片扩展为32K8位读存储器。外部15条地址线，接入芯片内部13条，增加的两条地址线A14、A13经译码后作为片选信号。2线/4线译码器35第三十五页，

19、共五十三页。10 可编程逻辑器件（不讲）概述:一、数字集成电路的分类(从逻辑功能特点上分):1、通用型数字集成电路:各种中小规模数字集成电路特点：逻辑功能简单，且固定不变。 从理论上讲，可以用其组成任何复杂的数字系统，但电路体积大、重量大、功耗大、可靠性差。2、专用型数字集成电路:为专门用途设计的大规模数字集成电路(Application Specific Integrated Circuit，简称ASIC)特点：体积小、重量轻、功耗小、可靠性好。缺点：用量不大的情况下，成本高，设计、制造周期长。矛盾！如何解决？36第三十六页，共五十三页。3、可编程逻辑器件（Programmable Logi

20、c Device，简称PLD ） 特点：芯片本身作为通用器件生产，但其逻辑功能是由用户通过对器件编程来设定的。 由于PLD 集成度很高，足以满足一般数字系统设计的需要，设计人员只要自行编程，把一个数字系统“集成”在一片PLD 上，而不必请芯片制造厂商设计和制作专用芯片。二、PLD开发系统：包括硬件和软件两部分 开发系统软件：指专用的编程语言和相应的汇编程序或编译程序。分为汇编型、编译型和原理图收集型。 80年代后，功能更强、效率更高、兼容性更好的编译型开发系统软件得到广泛应用，软件输入的源程序采用专用的高级编程语言（硬件描述语言VHDL）37第三十七页，共五十三页。 特别是90年代后推出的在系

21、统可编程器件(In-System Programmable PLD，简称ISP-PLD），及与之配套的开发系统软件，为用户提供了更为方便的设计手段。 有自动化简和优化设计的功能，除了能自动完成设计外，还有模拟仿真和自动测试的功能。 目前应用最多的ISP器件是FPGA和CPLD，均称为高密度ISP-PLD。生产厂家有Lattice、Xilinx、Atmel公司等。 其最大特点是编程时既不需要使用编程器，也不需要将芯片从电路板上取下，可以在系统内进行编程。而所有的开发系统软件都可以在PC机上运行。38第三十八页，共五十三页。1、PLD的分类PROMPLAPALGAL低密度可编程逻辑器件（LDPLD

22、）EPLDCPLDFPGA高密度可编程逻辑器件（HDPLD）可编程逻辑器件（PLD）按集成密度划分为三、可编程器件简介：39第三十九页，共五十三页。1、简单PLD (PAL，GAL)(1)结构框图与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。40第四十页，共五十三页。(2)基本电路结构与门阵列或门阵列乘积项和项互补输入41第四十一页，共五十三页。与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)(3)分类:三种与、或阵列

23、按PLD中的与、或阵列是否编程分(4) 编程连接技术:同ROM的写入技术42第四十二页，共五十三页。 与一般PLD采用与-或逻辑阵列加上输出逻辑单元的结构形式不同，是由若干独立的可编程逻辑模块组成。FPGA的基本结构框图：三种可编程单元：每个CLB都包含组合逻辑电路和存储器(触发器)2)可编程逻辑模块CLB;1)输入/输出模块IOB;3)互连资源IR包括不同类型的金属线、可编程的开关矩阵、可编程的连接点。2、FPGA现场可编程门阵列43第四十三页，共五十三页。采用静态存储器静态存储器的存储单元具有很强的抗干扰能力和很高的工作可靠性。成本较低廉。缺点： a.掉电后存储器上的数据不能保存，因此，每

24、次通电时必须重新给存储器“装载”数据，装载过程是在其内部的一个时序电路的控制下自动进行的。而数据通常需要放在配备的一片EPROM当中。 b.信号传输延迟时间不确定。在用若干个CLB组成复杂数字系统时，由于每个信号传输途径各异，使传输延迟时间不同，不仅给设计工作带来麻烦，也限制了器件的工作速度。优点：适用于组成规模不大的数字系统。CMOS反相器控制管44第四十四页，共五十三页。3、CPLD(Complex programmable logic Device) 称为复杂的可编程逻辑器件含更多乘积项、更多宏单元、更多的输入信号。结构框图45第四十五页，共五十三页。包括：通用逻辑模块GLB；输入/输出

25、单元IOC；可编程内部连线区RP；编程控制电路。存储系统采用E2CMOS工艺制作，掉电时数据不会丢失，克服了FPGA的缺点。此外信号传输时间短，且是可以预知的。适用于构成规模较大的数字系统46第四十六页，共五十三页。CPLD编程简介编程过程（Download或Configure）：将编程数据写入这些单元的过程。用户在开发软件中输入设计及要求。检查、分析和优化。完成对电路的划分、布局和布线编程的实现：由可编程器件的开发软件自动生成的。生成编程数据文件写入CPLD47第四十七页，共五十三页。 计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。 将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。编程条件(1)微机； (2)CPLD编程软件；(3)专用编程电缆。 48第四十八页，共五十三页。 值得指出的是：由于微电子技术的发展、