如何提高设计能力以及应对研发挑战

1、如何提高高设计能能力以及及应对研研发挑战战在具体体设计过过程中，EMII/EMMC、低低噪声设设计、RRF设计计、信号号处理、电源管管理等仍仍是困扰扰最多工工程师的的最主要要技术挑挑战；在在项目层层面的挑挑战方面面，成成本制约约高居居榜首，并且比比例有所所提高，缺乏乏先进的的测试和和测量仪仪器今今年跃居居第二，紧跟其其后的对相关关标准不不理解与缺缺乏最新新器件的的信息比例相相当(见见表2)。本刊刊特别邀邀请一些些具有深深厚技术术背景的的业界资资深专家家，来分分享他们们对提高高设计能能力以及及应对各各种挑战战的独到到见解。这些专专家分别别来自测测试设备备厂商、领先半半导体和和相关技技术供应应商以

2、及及本地同同处研发发一线的的系统厂厂商，可可以说颇颇具权威威性和代代表性。 我们们可以看看到RFF设计的的一个发发展趋势势就是越越来越多多的部分分会通过过数字电电路来实实现，这这就需要要精通数数字和射射频微波波的综合合型人才才；另一一方面，研发的的手段也也需要更更新，包包括仿真真工具和和测试验验证手段段，这往往往要结结合工程程师的多多年经验验才能充充分发挥挥其功效效，因为为任何一一个细微微的变化化都可能能引起设设计质量量的改变变，比如如对于设设计验证证，我们们可能会会使用探探头连接接方式来来测试，任何探探头都会会对被测测对象带带来负载载效应，若能得得到探头头及其连连接附件件的仿真真模型(如SP

3、PICEEmoodell)，则则可以仿仿真其负负载效应应。 对对于低噪噪声电路路设计的的验证，我们要要清楚测测试设备备本身的的噪声是是多大。无线通通信设备备的调制制和解调调部分可可能完全全用数字字部分实实现，手手边的逻逻辑分析析仪等工工具是否否支持星星座图测测试、EEVM测测试就变变得很关关键；而而对于FFPGAA设计，能否验验证其内内部节点点和外围围电路之之间的实实时互动动关系是是很重要要，选择择适当的的FPGGA和测测试设备备支持iinsiightt调试变变得相对对重要。 高速速电路设设计的测测试和验验证很困困难，许许多芯片片封装是是BGAA的形式式，无法法探测到到一些关关键信号号，同时时

4、对于一一些高速速信号，标准上上的定义义往往是是针对芯芯片管脚脚，而您您能接触触到的测测试点往往往是距距管脚有有一段距距离，其其间可能能会有电电容或一一段传输输线，如如何能得得到无法法直接触触及的点点的波形形非常关关键；还还有一种种情况，在芯片片管脚处处测得的的信号眼眼图是闭闭合的，但实际际上，电电路系统统运行正正常，这这可能是是因为在在芯片内内部会对对信号进进行专门门的DSSP处理理，处理理以后的的眼图是是完全张张开的，只是由由于这一一部分完完全用数数学的方方法实现现，设计计者无法法直接探探测而已已，如何何解决这这类问题题呢，工工程师可可以结合合仿真软软件和测测量工具具，将建建模、仿仿真分析析

5、、实际际量测融融为一体体，根据据实际测测量点得得波形推推断其它它点的波波形，或或推断经经过某种种特殊数数学处理理之后的的波形。 很多多情况下下，我们们受到经经费的限限制，无无法得到到很高级级的仪器器，但这这并不意意味着无无法提升升研发水水平，因因此要充充分发挥挥现有资资源的优优势。例例如，若若您从事事宽带通通信系统统(如信信号带宽宽超过880MHHz)的的研发，可能不不必担心心没有一一台动态态范围很很高的仪仪器，因因为宽带带信号本本身的动动态范围围可能就就不高，也许一一台矢量量示波器器就完全全胜任这这一测量量任务。 安捷捷伦试图图从两个个角度来来帮助工工程师提提高的研研发水平平。首先先，我们们

6、最近大大大加强强了仿真真软件对对信号完完整性和和EMII/EMMC分析析的功能能，更重重要的是是，该仿仿真软件件可以和和安捷伦伦的示波波器、逻逻辑分析析仪、频频谱分析析仪、射射频信号号源等测测量工具具合在一一起使用用，构成成一个闭闭环的半半实物仿仿真测试试验证测测试环境境。其次次，安捷捷伦力图图让简单单的仪器器能够完完成复杂杂的测量量验证功功能，比比如其混混合信号号示波器器只是在在普通示示波器的的基础上上集成了了额外的的16个个逻辑通通道，成成本远比比逻辑分分析仪加加上示波波器的方方案低许许多。另另外，使使普通的的示波器器和逻辑辑分析仪仪可以支支持矢量量信号的的解调或或解码分分析，这这无疑可可

7、以节约约大量的的专用设设备测试试费用。 坦白白地说，我很惊惊讶地看看到EMMI/EEMC、低噪声声以及RRF设计计成为中中国设计计者面临临的最主主要挑战战。这也也反映出出中国的的设计水水平上了了一个台台阶，显显示他们们已经跨跨越逻辑辑设计阶阶段，正正处于质质量设计计阶段。 以EEMI/EMCC设计为为例，只只有好的的系统/印刷电电路板EEMC设设计是不不够的。为了在在芯片级级获得好好的EMMI/EEMC性性能，必必须在芯芯片设计计规划阶阶段就要要予以考考虑。诸诸如片上上电源布布线、总总线电容容、电源源栅格电电容以及及外部耦耦合电容容等都要要仔细考考虑。在在芯片设设计结束束之前必必须对EEMC容

8、容差进行行深入的的计算和和分析。 在我我看来，最大的的项目级级挑战就就是缺乏乏有经验验的、熟熟知整个个开发流流程的项项目管理理者。当当然每个个项目都都面临成成本限制制，由于于中国的的运营成成本较低低，我们们应该能能够实现现较低的的成本。然而，获得一一个经验验丰富的的项目经经理似乎乎比如何何管理成成本更难难。 英英飞凌正正致力于于将最新新的技术术带到中中国，我我们也为为中国带带来了很很多有挑挑战的新新项目。通过实实际的项项目，工工程师将将能提高高研发的的水平，仅从理理论课程程/培训训是不可可能获得得这种提提高的。所以我我的建议议是多动动手、多多实践，你将获获益匪浅浅。 中国的的确拥有有能干的的研

9、发工工程师，工程师师、大学学和研发发团队的的素质不不断提高高，研发发能力不不断进步步，相比比其他发发达国家家，研发发的创新新以及研研发成果果转化为为商业产产品的能能力必须须进一步步增强，以帮助助提高投投资回报报。 对对于如何何应对RRF设计计挑战，我认为为经验不不是一夜夜之间得得来的，考虑到到上市时时间和遵遵守标准准要求，工程师师和制造造商应该该评估和和充分利利用某些些供应商商提供的的经过验验证的参参考设计计。 为为了设计计一个具具有成本本效益的的系统，需要瞄瞄准未来来2-33年的趋趋势尽早早对系统统的要求求进行清清晰的定定义。开开发者需需要预先先制定好好清晰的的策略和和发展蓝蓝图，而而不是临

10、临时来选选择恰好好满足要要求的特特殊解决决方案。对于大大公司，他们应应该培养养与少数数顶尖制制造商的的长期合合作关系系，然后后一同进进行系统统的定义义。这样样，他们们就能规规避那些些最终会会拖慢产产出和上上市时间间的一系系列问题题。 供供应商们们越来越越多地提提供完整整平台解解决方案案，而不不只是某某一点上上的元器器件方案案，这为为具有研研发能力力的公司司带来高高价值。这些供供应商能能够帮助助中国工工程师理理解完整整系统中中的问题题，与后后者一起起定义适适合特定定领域或或客户需需求的下下一代方方案，并并实现产产品的差差异化。 对于于高性能能电子设设计，诸诸如电信信应用，电源管管理和信信号完整整

11、性目前前是两项项重要的的技术挑挑战。在在电源管管理方面面，设计计者需要要同时降降低静态态功耗和和动态功功耗以在在功率预预算内实实现更好好的性能能。例如如，我们们的客户户借助XXiliinx特特有的可可减少漏漏电流而而不影响响性能的的90nnm三栅栅极氧化化层(ttrippleoxiide)技术来来降低静静态功耗耗。900nm工工艺使晶晶体管尺尺寸更小小，栅极极电容就就减少了了，加上上使用高高性能、低功耗耗的嵌入入式硬IIP内核核，设计计者还可可以降低低动态功功耗。 至于信信号完整整性，设设计应该该使串扰扰最小化化以增强强高速应应用的系系统性能能，包括括普遍使使用的存存储器接接口。我我们的客客户

12、通过过整合最最新的SSparrseCCherrvonn输出管管脚位图图来减少少串扰，这种位位图将地地和电源源管脚布布置成靠靠近每个个信号管管脚。封封装内耦耦合电容容方案和和连续的的电源/地线面面也可有有助于减减少电子子设计中中的串扰扰。 几几乎每一一位电子子设计者者都会遇遇到增加加系统级级性能、降低整整体成本本和更快快速面市市这三大大挑战。在我看看来，电电子设计计者的最最好机会会是使用用可编程程技术来来解决上上述挑战战。如今今平台FFPGAA集成了了4种主主要的IIC技术术-逻辑辑、串行行连接、DSPP和嵌入入式处理理，这使使得设计计者能够够开发可可编程的的系统级级设计。另外，相比AASICC

13、方案，电子设设备制造造商可通通过使用用FPGGA来显显著降低低R&DD项目的的风险。 我认认为中国国研发社社群最优优先应该该做的事事情就是是迅速学学习最新新IC技技术和设设计方法法学，以以便创建建面向本本地市场场和出口口业务的的创新产产品。 半导体体供应商商应该通通过技术术演示、培训中中心和商商展以及及研讨会会、网站站指南文文章加速速对本地地设计工工程师的的知识转转移过程程，同时时必须提提供易用用的设计计工具、IP内内核、参参考设计计以及开开发套件件。另外外，元器器件公司司可以与与本地客客户和大大学形成成合作伙伙伴关系系、建立立联合实实验室，以提升升后者的的R&DD水平和和为中国国市场开开发新

14、的的应用。 项目的的时间进进度是研研发人员员的重要要挑战。由于中中国企业业普遍希希望将产产品的研研发周期期缩短，使得产产品的质质量难以以保证，而且产产品的功功能也会会受到影影响。这这对设计计工程师师造成很很大的困困难，容容易造成成项目的的失败。 设计计经验也也是挑战战。中国国的工程程师普遍遍年轻化化，对产产品的理理解比较较浅，而而且喜欢欢不停地地更换项项目，不不把一个个项目做做精，实实际上对对个人的的发展是是不利的的。一个个项目做做不到22年，实实际上并并没有完完全理解解这个项项目，没没有理解解设计的的精粹，感觉都都懂了，实际上上是一知知半解。 提高高设计能能力的途途径： (1)解剖成成功的产

15、产品，学学习先进进的设计计理念。先进的的设计理理念是工工程师成成功的关关键，多多看多琢琢磨是最最好的学学习途径径，一流流的工程程师，需需要具备备一流的的设计理理念； (2)要有人人跟踪最最新的标标准动态态，掌握握技术发发展动态态，提前前做好技技术的储储备工作作，减少少产品研研发的周周期； (3)要在思思想上提提高树立立做精品品的理念念。设计计一个成成功的产产品首先先要有做做精品的的意识，才可能能做出最最好的产产品。 间接参参数设计计和验证证是许多多中国设设计工程程师的共共同障碍碍，这通通常被称称为是缺乏经经验或或布板板问题。这种种问题包包括：启启动设计计、容差差和异常常状态或或输入的的恢复设设

16、计、连连线的传传输建模模和EMMI。在在很多情情况下，过分依依赖和指指望仿真真工具会会使简单单的问题题复杂化化，而在在设计初初期参考考许多物物理过程程基础理理论、配配合工具具验证可可以快速速有效地地改进设设计。 在实践践中，快快速响应应、大电电流电源源带来的的问题多多数与布布板过程程中粗心心的元件件布局以以及相关关的布线线有关。信号链链中的钳钳位和功功率水平平规划是是RF设设计中的的一个普普遍问题题，而这这些问题题最终可可能导致致误码率率提高或或功耗增增加。理理解其物物理机制制以及信信号的表表现方式式是成功功设计一一个电路路的良好好开端。 应对对成本本制约挑战实实际上是是一个在在削减支支出和保

17、保证可实实现性之之间的折折衷优化化过程。即使市市场价格格压力很很大，也也需要谨谨慎保持持一定的的设计余余量和容容差。必必要时，设计师师须坚持持保留设设计余量量和容差差，而可可以裁减减掉一些些功能和和特性。低设计计余量和和低容差差会导致致较高的的现场故故障风险险。 余余量和容容差是具具体电路路设计领领域的问问题，但但是对项项目级的的挑战也也有着重重要影响响。功能能、特性性的裁减减和组合合通常是是成本控控制更有有效的途途径。选选择那些些能够提提供生产产过程测测试和验验证设计计的参考考方案是是安全快快速进入入市场的的捷径。 做任任何设计计工作，迎接任任何设计计挑战，掌握技技术、受受过良好好培训的的工

18、程师师队伍都都是必不不可少的的。另外外，我认认为面面市时间间和缺乏对对系统的的宏观理理解是是两项重重大挑战战。研究究(Reeseaarchh)是做做技术研研究，开开发(DDeveelopp)是在在技术研研究的基基础上进进行开发发，这都都需要一一段时间间，也是是一种成成本。如如何能够够在最早早的时间间里把产产品做出出来，放放到市场场上，对对每个公公司来说说都非常常重要然然而也是是一大挑挑战。 另外，成本本制约和对整整个系统统的理解解不足同同样形成成了挑战战。怎样样在短时时间内、在控制制成本的的情况下下，把大大的系统统整合到到一起，很快做做出产品品，需要要有很强强的项目目管理能能力，而而在这方方面

19、，中中国的经经验还不不够先进进。 在在帮助工工作提升升中国设设计能力力方面，首先，飞利浦浦半导体体将RD方面面的技术术优势移移植到中中国，把把比较复复杂的项项目拿到到中国来来做。我我们目前前在上海海成立消费半半导体创创新中心心(CBBIC)就是是一个很很好的例例子。下下一步则则应该协协助中国国使整体体的RD环境境更成熟熟，而并并不是简简单地把把RDD的结果果带到中中国来卖卖，这样样可以形形成一个个环境，使整个个行业和和行业中中的各个个群体都都受益。 在中中国，大大部分电电子工程程师面临临产品快快速面市市和花时时间掌握握技术的的两难境境地。我我在拜访访客户过过程中发发现很多多工程师师以他们们的经

20、验验足以能能很快地地解决电电路中的的问题，但他们们中的大大部分人人没有时时间或意意愿用电电子学理理论去研研究这些些问题的的根源，这会阻阻碍工程程师进一一步提高高他们的的设计能能力。当当他们遇遇到不熟熟悉的领领域和情情况，没没有正确确理论的的帮助，他们的的经验可可能就不不太有效效了。 对于EEMI/EMCC、低噪噪声设计计、RFF设计这这三种设设计挑战战，寄生生参数是是非常关关键的，这需要要工程师师具有良良好的理理论基础础并不断断实践；更加注注重细节节是提高高解决这这三种挑挑战能力力的另一一个重要要方面。在高频频或低噪噪声系统统中，每每个功能能块都会会影响整整体系统统性能，有些时时候，工工程师需

21、需要学习习IC的的内部结结构以便便开发出出最优化化的电路路。 成本制制约、缺乏乏先进的的测试和和测量仪仪器和和对相相关标准准不理解解这三三项挑战战均与技技术资源源的长期期投资有有关。为为了有效效减少系系统成本本，工程程师必须须很好了了解系统统，系统统需要的的是什么么，权衡衡折衷的的标准是是什么。这需要要工程师师(特别别是系统统工程师师)花时时间研究究市场和和客户。后两项项只是一一个时间间和资金金的投入入问题。没有投投资，公公司将总总是依赖赖芯片或或技术供供应商以以及第三三方。 作为IIC供应应商，TTI提供供许多工工具以使使设计更更简便。这些工工具包括括数据手手册、新新技术的的白皮书书、评估估

22、板，参参考设计计、设计计软件、选择指指南、应应用说明明书、免免费软件件代码实实例、定定制设计计服务等等，可帮帮助中国国工程师师开发具具有良好好特性、高性能能和低成成本的个个性化产产品。 实际动动手是提提高设计计能力的的最好途途径，做做项目的的多少与与工程师师的水平平成正比比，同时时也要求求工程师师要不断断的总结结经验和和教训。我是负负责手机机产品测测试的高高级工程程师和主主管，对对于解决决一些主主要挑战战有一些些体会。 1新新功能的的测试：这往往往需要几几个部门门协同工工作。硬硬件部门门提供原原理图及及相应的的产品性性能文档档，软件件部门提提供相应应的软件件，测试试部门才才能研究究出最适适合的测测试方案案。测试试方案包包括新的的测试软软件、测测试硬件件、测试试夹具和和测试仪仪器。 22客户户的新需需求：目目前，客客户对产产品的成成本控制制得越来来越严，希望尽尽可能复复用已有有的生产产测试设设备，目目的就是是尽量不不做新的的投资。这就对对测试方方案提供供者带