三星的S3C44B0X中文数据手册

1、1产品预览览介 绍三星的S33C44BB0X 116/322位RISCC处理器被被设计来为为手持设备备等提供一一个低成本本高性能的的方案。S3C444B0X提提供以下配配置：2.5V AARM7TTDMI 内核带有有8Kcaache ;可选的的inteernall SRAAM;LCCD Coontroollerr(最大支支持2566色STN，使使用LCDD专用DMAA)；2-chh UARRT wiith hhandsshakee(IrDDA1.00, 166-bytte FIIFO) / 1-ch SSIO； 2-cch geeneraal DMMAs / 2-cch peeriphhera

2、ll DMAAs wiith eexterrnal requuest pinss； Extternaal meemoryy conntrolller (chiip seelectt loggic, FP/ EDO/SDRAAM coontroollerr)； 5-cch PWWM tiimerss & 11-ch inteernall timmer；Watcch Doog Tiimer；71 ggenerral ppurpoose II/O pportss / 88-ch exteernall intterruupt ssourcce； RTCC witth caalenddar ffunct

3、tion； 8-cch 100-bitt ADCC； 1-cch muulti-mastter IIIC-BBUS ccontrrolleer； 1-cch IIIS-BUUS coontroollerr； Synnc. SSIO iinterrfacee andd On-chipp cloock ggenerratorr witth PLLL.。S3C444B0X采采用一种新新的三星AARM CCPU嵌入入总线结构构-SAMMBA2，最最大达666MHZ。电源管理支支持：Normmal, Sloww, Iddle, and Stopp modde。系统管理功功能： 1 Litttle/BBi

4、g eendiaan suupporrt. 2 Addrress spacce: 332Mbyytes per eachh bannk. (Totaal 2556Mbyyte) 3 Suppportss proogrammmablle 8/16/332-biit daata bbus wwidthh forr eacch baank. 4 Fixeed baank sstartt adddresss andd proogrammmablle baank ssize for 7 baanks. 5 . 8 memoory bbankss.- 6 mmemorry baanks for ROM,

5、SRAAM ettc.- 2 mmemorry baanks for ROM/SRAMM/DRAAM(Faast PPage, EDOO, annd Syynchrronouus DRRAM)Fullyy Proogrammmablle acccesss cyccles for all memoory bbankss.Suppoorts exteernall waiit siignall to expeend tthe bbus ccyclee.Suppoorts selff-reffreshh modde inn DRAAM/SDDRAM for poweer-doown.Suppoorts

6、 asymmmetrric/ssymmeetricc adddresss of DRAMM.Cachee 和内部部存储器功功能:4-wayy sett asssociaativee ID(Uniffied)-cacche wwith 8Kbyyte.The 00/4/88 Kbyytes inteernall SRAAM ussing unussed ccachee memmory.Pseuddo LRRU(Leeast Receentlyy Useed) RReplaace AAlgorrithmm.Writee thrroughh pollicy to mmainttain the coh

7、eerencce beetweeen maain mmemorry annd caache conttent.Writee bufffer withh fouur deepth.Requeest ddata firsst fiill ttechnniquee wheen caache misss occcurs.时钟和电源源管理Low ppowerrThe oon-chhip PPLL mmakess thee cloock ffor ooperaatingg MCUU at maxiimum 66MHHz.Clockk cann be fed seleectivvely to eeach f

8、uncctionn bloock bby sooftwaare.Powerr modde: NNormaal, SSlow, Idlle annd Sttop mmode.Normaal moode: Normmal ooperaatingg modde.Slow modee: Loow frrequeency clocck wiithouut PLLLIdle modee: Sttop tthe cclockk forr onlly CPPUStop modee: Alll cllockss aree stooppeddWake up bby EIINT77:0 or RRTC aalarm

9、m intterruupt ffromidle modde.中断控制器器30 Innterrrupt sourrces( Wattch-ddog ttimerr, 6 Timeer, 66 UARRT, 88 Extternaal innterrruptss, 4 DMA , 2 RTC, 1 AADC, 1 IIIC, 11 SIOO )Vectoored IRQ inteerruppt moode tto reeducee intterruupt lateency.Levell/edgge moode oon thhe exxternnal iinterrruptt souurcessPr

10、ogrrammaable polaarityy of edgee andd levvelSuppoorts FIQ (Fasst Innterrrupt requuest) forr verry urrgentt intterruupt rrequeest定时器功能能 5-ch 116-biit Tiimer withh PWMM / 11-ch 16-bbit iinterrnal timeer wiith DDMA-bbasedd or inteerruppt-baasedoperaationnProgrrammaable dutyy cyccle, freqquenccy, aand p

11、polarrityDead-zonee gennerattion.Suppoorts exteernall cloock ssourcce.RTC 功功能: Fuull cclockk feaaturee: mssec, sec, minn, hoour, day,weekk, moonth, yeaar.32.7668 KHHz opperattion.Alarmm intterruupt ffor CCPU wwake-up.Time tickk intterruupt 通用输入输输出口功能能: 88 extternaal innterrrupt portts71 muultipplexe

12、ed innput/outpput pportssUART 功能: 2-cchannnel UUART withh DMAA-bassed oor innterrrupt-baseed opperattionSuppoorts 5-biit, 66-bitt, 7-bit, or 8-biit seeriall datta trransmmit/rreceiiveSuppoorts H/W handdshakking duriing ttranssmit/receeiveProgrrammaable baudd ratteSuppoorts IrDAA 1.00 (1115.2kkbps)Lo

13、op backk modde foor teestinngEach channnel havee twoo intternaal 322-bytte FIIFO ffor RRx annd Txx.DMA控制制器功能: 2 channnel geneeral purppose Direect MMemorry Acccesss conntrolller withhout CPU inteervenntionn.2 chaannell Briidge DMA (perripheeral DMA) conntrolller.Suppoort IIO too memmory, memmory to

14、IIO, IIO too IO withh thee Briidge DMA whicch haas 6 typees DDMA rrequeestorr: Sooftwaare, 4 innternnal ffuncttion bloccks (UARTT, SIIO, TTimerr, IIIS), and Exteernall pinns.Progrrammaable prioorityy ordder bbetweeen DDMAs (fixxed oor roound-robiin moode)Burstt traansfeer moode tto ennhancce thhe tr

15、ransffer rrate on tthe FFPDRAAM, EEDODRRAM aand SSDRAMM.Suppoorts fly-by mmode on tthe mmemorry too extternaal deevicee andd extternaal deevicee to memoory tt rannsferr moodeA/D 转转换器: 8-ch mmultiiplexxed AADC. Maax. 1100KSSPS/110-biit.LCD控制制器:Suppoorts coloor/moonochhromee/graay LCCD paanel Suppoort

16、s singgle sscan and duall scaan diisplaaysSuppoorts virttual screeen ffuncttionSysteem meemoryy is usedd as dispplay memooryDediccatedd DMAA forr fettchinng immage dataa froom syystemm memmoryProgrrammaable screeen ssizeGray leveel: 116 grray llevells256 CColorr levvels看门狗定时时器:16-biit Waatchddog TTi

17、merrInterrruptt reqquestt or systtem rresett at timee-outtIIC-BBUS 接接口1-ch Multti-Maasterr IICC-Buss witth innterrrupt-baseed opperattion.Seriaal, 88-bitt oriienteed, bbi-diirecttionaal daata ttranssferss cann be madee at up tto 1000 Kbbit/ss in the stanndardd modde orr up to 4400 KKbit/s inn thee f

18、asst moode.IIS-BBUS接口口1-ch IIS-bus for audiio innterfface withh DMAA-bassed ooperaationn.Seriaal, 88/16bbit pper cchannnel ddata trannsferrsSuppoorts MSB-justtifieed daata fformaatSIO (同步串口口):1-ch SIO withh DMAA-bassed oor innterrrupt bassed ooperaationn.Progrrammaable baudd rattes.Suppoorts seriial

19、 ddata trannsmitt/recceivee opeeratiions 8-biit inn SIOO.操作电压范范围:核电压 : 2.55V I/O电电压 : 3.0 V too 3.66 V工作频率:Up too 66 MHz封装:160 LLQFP / 1660 FBBGA2 管脚脚描述 om1:0: 输入 omm1:00设置S3CC44B00X在测试试模式和确确定nGCCS0的总总线宽度,逻辑电平平在复位期期间由这些些管脚的上上拉下拉电电阻确定.00:8-bit 01:116-biit 100:32-bit 11:TTest modeeADDR24:00 输出出: 地址总总线

20、 输出相应应段的存储储器地址.DATA31:00 输入入输出:数据总线线,总线宽度度可编程为为8/166/32 位nGCS7:0 输出:芯片选择择,当存储器器地址在相相应段的地地址区域时时被激活.存取周期期和段尺寸寸可编程.nWE 输输出 :写允许许信号,指示当前前的总线周周期为写周周期.nWBE3:0 输出: 写字节节允许信号号nBE33:0 输出:在使用SRRAM情况况下字节允允许信号.nOE输出出 :读允许许信号,指示当前前的总线周周期为读周周期.nXBREEQ 输入入: nXXBREQQ 总线控控制请求信信号，允许许另一个总总线控制器器请求控制制本地总线线，nXBBACK信信号激活指指

21、示已经得得到总线控控制权。nXBACCK 输出出：总线应应答信号。nWAITT 输入：nWAIIT请求延延长当前的的总线周期期，只要nnWAITT为低，当当前的总线线周期不能能完成。ENDIAAN 输入入：它确定定数据类型型是litttle endiian还是是big endiian，逻逻辑电平在在复位期间间由该管脚脚的上拉下下拉电阻确确定.0:litttle endiian 11:bigg enddiannRAS1:0 输出：行地址选选通信号。nCAS3:0 输出： 列地址选选通信号。nSRASS输出：SDDRAM行行地址选通通信号。nSCASS输出：SDDRAM列列地址选通通信号。nSCS

22、1:0 输出：SDRAAM芯片选选择信号。DQM33:0 输出：SDDRAM数数据屏蔽信信号。SCLK输输出：SDDRAM时时钟信号。SCKE输输出：SDDRAM时时钟允许信信号。VD7:0输出出：LCD数据线，在在驱动4位双扫描描的LCDD时，VD3:0为上部显显示区数据据，VD7:4为下部显显示区数据据。VFRAMME输出：LCD场信信号，指示示一帧的开开始，在开开始的第一一行有效。VM输出：VM极性变变换信号，变变化LCDD行场扫描描电压的极极性，可以以每帧或可可编程多少少个VLIINE信号号打开。VLINEE输出：LCCD行信号号，在一行行数据左移移进LCDD驱动器后后有效。VCLK输

23、输出：LCCD点时钟钟信号，数数据在VCCLK的上上升沿发送送，在下降降沿被LCCD驱动器器采样。TOUT4:0输出：定定时器输出出信号。TCLK输输入：外部部时钟信号号输入。EINT7:0输入：外外部中断请请求信号。nXDREEQ1:0输入入：外部DDMA请求求信号。nXDACCK1:0输出出：外部DDMA应答答信号。RxD11:0输输入：UAART接收收数据输入入线。TxD11:0输输出：UAART发送送数据线。nCTS1:0输入：UAART清除除发送输入入信号。nRTS1:0输出：UAART请求求发送输出出信号。IICSDDA输入输输出：IIIC总线数数据线。IICSCCL输入输输出：I

24、IIC总线时时钟线。IISLRRCK输入入输出：IIIS总线线通道时钟钟选择信号号线。IISDOO输出：IIIS总线串串行数据输输出信号。IISDII输入：IIIS总线串串行数据输输入信号。IISCLLK输入输输出：IIIS总线串串行时钟。CODECCLK输出出：CODDEC系统统时钟。SIORXXD输入：SIO接收收数据输入入线。SIOTXXD输出：SIO发送送数据线。SIOCKK输入输出出：SIOO时钟信号号。SIORDDY输入输输出：当SSIO的DMA完成成SIO操作作时的握手手信号。AIN77:0 ： ADDC模拟信信号输入AREFTT输入：ADDC顶参考考电压输入入。AREFBB输入

25、：ADDC底参考考电压输入入。AVCOMM输入：ADDC公共参参考电压输输入。P70:0输入入输出：通通用I/OO口（一些些口只有输输出模式）。nRESEET：复位位信号，nnRESEET挂起程程序，放SS3C444B0X进进复位状态态。在电源源打开已经经稳定时，nRESET必须保持低电平至少4个MCLK周期。OM3:2输入入：OM3:2确定时钟钟模式。 000 = Crysstal(XTALL0,EXXTAL00), PPLL oon 011 = EEXTCLLK, PPLL oon10, 111 = Chipp tesst moode.EXTCLLK输入：当OM3:2选择外部部时钟时的的外

26、部时钟钟输入信号号线，不用用时必须接接高（3.3V）.XTAL00模拟输入入：系统时时钟内部振振荡线路的的晶体输入入脚。不用用时必须接接高（3.3V）.EXTALL0模拟输输出：系统统时钟内部部振荡线路路的晶体输输出脚，它它是XTAAL0的反反转输出信信号。不用用时必须悬悬空。PLLCAAP模拟输输入：接系系统时钟的的环路滤波波电容（7700PFF）。XTAL11模拟输入入：RTCC时钟的晶晶体输入脚脚。EXTALL1模拟输输出：RTTC时钟的的晶体输出出脚。它是是XTALL1的反转转输出信号号。CLKouut输出：时钟输出出信号nTRSTT输入：TAAP控制器器复位信号号，nTRRST在TA

27、P启动动时复位TTAP控制制器。若使使用debbuggeer，必须须连接一个个10K上拉拉电阻，否否则nTRRST必须须为低电平平。TMS输入入：TAPP控制器模模式选择信信号，控制制TAP控制制器的状态态次序，必必须连接一一个10KK上拉电阻阻。TCK输入入：TAPP控制器时时钟信号，提提供JTAAG逻辑的的时钟信号号源，必须须连接一个个10K上拉拉电阻。TDI输入入：TAPP控制器数数据输入信信号，是测测试指令和和数据的串串行输入脚脚，必须连连接一个110K上拉拉电阻。TDO输出出：TAPP控制器数数据输出信信号，是测测试指令和和数据的串串行输出脚脚。VDD ：S3C444B0XX内核逻辑

28、辑电压（22.5V）VSS: S3C444B0XX内核逻辑辑地.VDDIOO: S33C44BB0X II/O口电电源(3.3V).VSSIOO: S33C44BB0X II/O地.RTCVDDD:RTTC电压(2.5V或3V,不支支持3.33V).VDDADDC:ADDC电压(2.5V).VSSADDC:ADDC地.3 指令集集 4 存存储管理1 BWSSCON 0 x001C800000 R/W 总线宽度度与等待状状态控制寄寄存器 初始值为为0 位名称称 BIT 功能 STT7 331 该位位确定BAANK7上上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 n

29、WWBE33:0）使用 （PPIN114:111 作为为 nBEE3:00）WS7 30 该位确确定BANNK7上的的SRAMM存储器的的等待状态态 00- WWAIT disaable 1 = WAIIT ennablee DW7 299:28 该两两位确定BBANK77的数据总总县宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST6 27 该该位确定BBANK66上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 nWWBE33:0）使用 （PPIN114:111 作为为 nBEE3:00）WS6 26 该位确确定BANNK6上

30、的的SRAMM存储器的的等待状态态 00- WWAIT disaable 1 = WAIIT ennablee DW6 255:24 该两两位确定BBANK66的数据总总县宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST5 23 该该位确定BBANK55上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 nWWBE33:0）使用 （PPIN114:111 作为为 nBEE3:00）WS5 22 该位确定定BANKK5上的存存储器的等等待状态 00- WWAIT disaable 1 = WAIIT ennablee DW5 211

31、:20 该两两位确定BBANK55的数据总总县宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST4 19 该该位确定BBANK44上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 nWWBE33:0）使用 （PPIN114:111 作为为 nBEE3:00）WS4 188 该位位确定BAANK4上上的存储器器的等待状状态 00- WWAIT disaable 1 = WAIIT ennablee DW4 177:16 该两两位确定BBANK44的数据总总县宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-

32、bitST3 15 该位位确定BAANK3上上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 nWWBE33:0）使用 （PPIN114:111 作为为 nBEE3:00）WS3 14 该位确确定BANNK3上的的存储器的的等待状态态 00- WWAIT disaable 1 = WAIIT ennablee DW3 133:12 该两两位确定BBANK33的数据总总县宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST2 11 该该位确定BBANK22上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 n

33、WWBE33:0）使用 （PPIN114:111 作为为 nBEE3:00）WS2 10 该位确确定BANNK2上的的存储器的的等待状态态 00- WWAIT disaable 1 = WAIIT ennablee DW2 9:8 该两位确确定BANNK2的数数据总县宽宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitST1 7 该位位确定BAANK1上上的SRAAM 是否否使用UBB/LB 不使用 （PIN14:111 作作为 nWBEE3:00）使用 （PPIN114:111 作为为 nBEE3:00）WS1 6 该该位确定BBANK11上的存储储器的等待待

34、状态 00- WWAIT disaable 1 = WAIIT ennablee DW1 5:4 该两位确确定BANNK1的数数据总县宽宽度 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitDW0 2:1 该两位指指示BANNK0的数数据总县宽宽度(ONNLY RREAD,由OM11:0 脚确定) 00 = 8-bbit 001 = 16-bbit, 10 = 32-bitENDIAAN 00 该位指指示enddian modee (reead oonly 状态由ENNDIANN pinns确定) 00 = LLittlle enndiann 1 = Bigg en

35、ddian 2 BANKCCON0 0 xx01C8800044 RR/W Bankk 0 ccontrrol rregisster 00 x07000BANKCCON1 0 xx01C8800088 RR/W Bankk 1 ccontrrol rregisster 00 x07000 BANKCCON2 0 xx01C88000CC RR/W Bankk 2 ccontrrol rregisster 00 x07000BANKCCON3 0 xx01C8800100 RR/W Bankk 3 ccontrrol rregisster 00 x07000BANKCCON4 0 xx01C88

36、00144 RR/W Bankk 4 ccontrrol rregisster 00 x07000BANKCCON5 0 x001C800018 RR/W Bankk 5 ccontrrol rregisster 00 x07000位名称 BIIT 功能能Tacs 114:133 在nGCSSn 有效效之前地址址建立时间间00 = 0 cllock 001 = 1 cllock10 = 2 cllockss 111 = 4 cllockssTcos 112:111 在nOE上芯芯片选择建建立时间00 = 0 cllock 001 = 1 cllock10 = 2 cllockss 111 =

37、4 cllockssTacc 10:8 存取取周期000 = 1 cclockk 0001 = 2 cllockss010 = 3 cclockks 0011 = 4 cclockks100 = 6 cclockks 1101 = 8 cclockks110 = 10 cloccks 1111 = 14 cloccksToch 7:66 在nOE上芯芯片选择保保持时间00 = 0 cllock 001 = 1 cllock10 = 2 cllockss 11 = 4 cclockksTcah 5:4 在nGCSSn有效地地址保持时时间00 = 0 cllock 01 = 1 cclockk10

38、 = 2 cllockss 11 = 4 cclockksTpac 33:2 页模式式存取周期期00 = 2 cllockss 01 = 3 cloccks10 = 4 cllockss 11 = 6 cloccksPMC 1:0 页模模式配置00 = normmal (1 daata) 01 = 4 dataa10 = 8 daata 11 = 16 dataa 寄存器器名称 地址 描描述 初始值 BANKKCON66 00 x01CC80011C R/W Baank 66 conntroll reggisteer 0 x188008BANKCCON7 0 xx01C8800200 R/WW

39、 Bankk 7 ccontrrol rregisster 00 x180008位名称 BIIT 功能能MT 16:115 这两位确确定bannk6 和和 bannk7存储储器类型 00 = ROM or SSRAM 011 = FFP DRRAM10 = EDO DRAMM 11 = Synnc. DDRAM对于ROMM和SRAMM类型Tacs 14:113 在nGCSSn 有效效之前地址址建立时间间00 = 0 cllock 001 = 1 cllock 10 = 2 cllockss 111 = 4 cclockksTcos 112:111 在nOE上芯芯片选择建建立时间00 = 0 c

40、llock 011 = 11 cloock10 = 2 cllockss 111 = 44 cloocksTacc 110:8 存取周期期000 = 1 cclockk 0001 = 2 cclockks010 = 3 cclockks 011 = 4 cloccks100 = 6 cclockks 101 = 8 cloccks110 = 10 cloccks 1111 = 114 cllockssToch 7:66 在nOE上芯芯片选择保保持时间00 = 0 cllock 01 = 1 cclockk10 = 2 cllockss 11 = 4 cloccksTcah 55:4 在在nGC

41、SSn有效时时地址保持持时间00 = 0 cllock 001 = 1cloock 10 = 2 cllockss 111 = 4 cllockssTpac 33:2 页模式存存取周期00 = 2 cllockss 01 = 3 cloccks10 = 4 cllockss 11 = 6 cloccksPMC 1:0 页页模式配置置00 = normmal (1 daata) 01 = 4 cconseecutiive aaccessses10 = 8 coonseccutivve acccessses 11 = 166 connsecuutivee acccessees对于FP DRAMM和

42、EDO DRAMM类型Trcd 55:4 RAAS 到 CASS 延时y00 = 1 cllock 011 = 22 cloocks10 = 3 cllockss 11 = 4 cclockksTcas 33 CAAS 脉冲冲宽度0 = 11 cloock 1 = 2 cclockksTcp 2 CAAS 预充充电周期0 = 11 cloock 1 = 2 cclockksCAN 1:0 列地址址数目00 = 8-biit 01 = 9-bit10 = 10-bbit 111 = 111-biit对于SDRRAM类型型Trcd 3:22 RASS 到 CASS 延时00 = 2 cllocks

43、s 01 = 3 cloccks 110 = 4 cllockssSCAN 1:00 列地址数数目00 = 8-biit 01 = 9-bbit 10= 10-bitBANK77 BANNK6 支支持的存储储器类型组组合 SROM DRRAM SDRAMM SSROMSROM SSDRAMMDRAM SRROM 不支持的组组合SDRAMM DDRAMDRAM SSDRAMMREFREESH 0 x001C800024 R/W DRAMM/SDRRAM刷新新控制寄存存器 初始值值0 xacc00000位名称 BBIT 功功能REFENN 23 DRRAM/SSDRAMM刷新允许许0 = DDis

44、abble 11 = EEnablle (sself or CCBR/aauto refrresh)TREFMMD 22 DRRAM/SSDRAMM刷新模式式0 = CCBR/AAuto Refrresh 1 = Selff Reffreshh在selff-reffreshh 时, DRRAM/SSDRAMM 控制信信号被适当当电平驱动动Trp 211:20 DRAMM/SDRRAM RRAS 预预充电时间间DRAM :00 = 1.5 cloccks 01 = 2.55 cloocks 10 = 3.5 cllockss 111 = 44.5 cclockksSDRAMM :00 = 2 c

45、llockss 011 = 33 cloocks 10 = 4 cloccks 11 = Nott suppporttTrc 199:18 SDDRAM RAS 和CAS 最小时间间00 = 4 cllockss 01 = 5 cloccks 110 = 6 cllockss 11 = 7 cloccksTchr 177:16 DRRAM的CAS保持持时间00 = 1 cllock 01 = 2 cclockks 100 = 33 cloocks 11 = 4 cclockksReserrved 15:11 Nott useeRefreesh CCountter 100:0 DRAAM/SDD

46、RAM刷刷新计数值值刷新周期计计算公式:Refreesh pperiood = (2 11 -reffreshh_couunt+11)/MCCLK如果刷新周周期是155.6 uus和 MCLLK 是 60 MHz,refreesh ccountt如下计算算refreesh ccountt = 22 111 + 1 - 600 x15.6 = 111334BANKSSIZE 00 x01CC800228 R/WW 段尺寸寄寄存器 初始值为为 0 x00位名称 BITT 功能SCLKEEN 44 设置为1，则SCLLK仅在SDRRAM存取取周期产生生，这个特特征将使功耗减少少，推荐设设置为 11。

47、0 = nnormaal SCLKK =11 Reserrved 3 保留为为0BK76MMAP 22:0 BANKK6/7存存储器映射射000 = 32MM/32MM 1000 = 2M/22M 101 = 4MM/4M110 = 8M/8M 1111 = 16M/16MSDRAMM模式设置置寄存器MRSRBB6 0 x001C80002C R/W bbank66模式设置置寄存器 初始值值 xxxxMRSRBB7 0 xx01C8800300 R/WW bankk7模式设设置寄存器器 初始值值 xxxx位名称 BITT 功能WBL 99 写写突发脉冲冲长度0是推荐值值TM 8:7 测测试模式

48、00: 测测试模式01, 110, 111: 保保留CL 6:4 CAAS 突发发响应时间间000 = 1 cclockk, 0110 = 2 cllockss, 0111=3 cloccks其它 = 保留BT 3 突发发类型0: 连续续 (推荐)1: N/ABL 2:00 突发长长度000: 1其它: NN/A注：1 当当程序在SSDRAMM运行时该该寄存器不不必重新配配置。2 所有的的存储控制制寄存器必必须使用SSTMIAA指令设置置3 在停止止和SL_IDLEE DRAAM/SDDRAM必必须进入自自刷新模式式5 时钟和和电源管理理模式S3C444B0X的的电源管理理有5种模式：Norm

49、aal moode,在正常模式式CPU和所所有的外设设都正常工工作，这时时功耗最大大，但用户户能使用SS/W指令令停止每个个外设的时时钟供应。Slow modeeSlow modee为非PLLL模式，PLLL不工作作，使用外外部时钟作作为主时钟钟。在该模模式，电源源消耗依赖赖于外部时时钟的频率率。Idle modee Idlle moode停止止CPU COREE的时钟供供应，仅对对所有外设设提供时钟钟，因此可可以减少电电源消耗。一个对CCPU的中中断请求能能使S3CC44B00X从该模模式唤醒。Stop modee Sttop mmode 冻结所有有的时钟供供应，PLLL也停止止。这时的的电

50、源消耗耗最少，电电流消耗仅仅是S3CC44B00X的漏电电流，少于于10UAA。外部中中断能使CCPU从该该模式唤醒醒。SL Iddle mmode SLL Idlle moode 除除了LCDD控制器冻冻结所有的的时钟。S3C444B0X的的时钟源可可以用外部部晶体来产产生，也可可以直接输输入外部时时钟，这有有OM33:2的的状态决定定. M3:2的状态在在nRESSET的上上升沿由OOM3 和和 OM22脚的电平平决定.M3:22=000 Crrystaal cllock M3:2=001 Exxt. CClockk 其它 测试模式式注:在复位位后PLLL启动,但在用S/W指令设设置PLL

51、LCON为为有效的值值之前,PPLL OOUTPUUT (FFOUT)不能使用用,这时FOUUT直接输输出Cryystall cloock或外外部时钟.如果S3CC44B00X的PLL的时时钟源使用用晶体,这时EXTTCLK能能作为Tiimer 5的时钟钟源TCLLK.PLL控制制寄存器 PLLLCON 00 x01DD800000 R/W PLL控控制寄存器器 复位值值 0 x3380800 该寄存存器设置PPLL参数数. PLLL输出频率率计算公式式如下: Fppllo = (mm * FFin) / (pp * 22s)m = (MDIVV + 88), pp = (PDIVV + 22

52、), ss = SSDIV Fplllo必须大大于20MMHZ 和和少于666MHZ. Fplllo * 2 s 必须少于于170MMHZ Fin / pTT推荐为1MMHZ 或或大于 但小于2MMHZ. 位名名称 BIT 描述 默认认值MDIV 119:122 MDDIV值 0 xx38PDIV 99:4 PDDIV值 0 x088SDIV 11:0 SDDIV值 0 x0 时钟控制寄寄存器CLKCOON 0 x001D800004 R/W 时钟控制制寄存器 初初始值 0 x7fff8 位名名称 BIIT 描述IIS 144 控制制 IISS bloock的钟钟控 0 = DDisabble

53、, 1 = EnabbleIIC 133 控控制 IIIC bllock的的钟控0 = DDisabble, 1 = EnabbleADC 12 控制 ADDC bllock的的钟控0 = DDisabble, 1 = EnabbleRTC 11 控制制 RTCC bloock的钟钟控,即使该位位为0,. RTCC定时器仍仍工作0 = DDisabble, 1 = EnabbleGPIO 10 控制 GPPIO bblockk的钟控,设置为1,允许使用用EINTT4:77的中断断.0 = DDisabble, 1 = EnabbleUART11 9 控制制 UARRT1 bblockk的钟控0

54、 = DDisabble, 1 = EnabbleUART00 8 控制制 UARRT0 bblockk的钟控0 = DDisabble, 1 = EnabbleBDMA00,1 7 控制制 BDMMA bllock的的钟控,如果BDMMA关断,在外设总总线上的外外设不能存存取0 = DDisabble, 1 = EnabbleLCDC 6 控制 LCCDC bblockk的钟控0 = DDisabble, 1 = EnabbleSIO 5 控控制 SIIO bllock的的钟控0 = DDisabble, 1 = EnabbleZDMA00,1 4 控控制 ZDDMA bblockk的钟控0

55、 = DDisabble, 1 = EnabblePWMTIIMER 3 控控制 PWWMTIMMER bblockk的钟控0 = DDisabble, 1 = EnabbleIDLE 2 进进入 IDDLE mmode.该位不能能自动清除除 0 = DDisabble, 1 =进进入 IDDLE mmode SL_IDDLE 1 进进入SL_IDLEE modde opptionn. 该位位不能自动动清除. 为为了进入SSL_IDDLE mmode, CLKKCON 寄存器必必须等于 0 x466.0 = DDisabble, 1 = SL_IIDLE modee.STOP 0 进入入 ST

56、OOP moode. 该位不能能自动清除除.0 = DDisabble 11 =进入入STOPP modde慢时钟控制制寄存器CLKSLLOW 0 xx01D8800088 R/W 慢慢时钟控制制寄存器 初始始值 00 x9位名称 BBIT 描述PLL_OOFF 55 0 : PPLL 打打开,. PLL 仅能在SLLOW_BBIT=11时打开,在PLL稳定定后(150UUS),SLOW_BIT位位可以清除除 1 : PPLL 关关掉, PPLL 仅仅能在SLLOW_BBIT=11时关掉SLOW_BIT 440 : FFout = Fppllo (PLLL outtput)1: Foout =

57、 Finn / (2 x SLOWW_VALL), (SLOWW_VALL 00) FFout = Fiin, (SLOWW_VALL =0)SLOW_VAL 33:0 这四位位是在SLLOW_BBIT 位位打开时sslow clocck的分频频值 锁定时间计计数值寄存存器LOCKTTIME 00 x01DD80000C R/W 锁定定时间计数数值寄存器器 初始值值 0 xxfffCPU WWRAPPPER & BUSS PRIIORITTIES CPUU WRAAPPERR 包括一一个8KBBYTEccachee, wrrite bufffer,和和CPU 核. 8KKBYTEEcachhe

58、可以以以三种方式式使用：1. 全部部8K作为指指令/数据cacche，2. 4KK做为内部部SRAMM,另外4K做为cacche 3 全全部8K作为内内部存储器器使用.Cachee使用 最近最少少使用算法法来提高命命中率,使用wriite-tthrouugh策落落保持数据据一直性.内部SRAAM主要用用来减少中中断线程执执行时间. cacche sset 和和LRU的存存储映射地地址 cacche 和和LRU 存储映映射地址 尺尺寸 cachee sett 0 0 x1100000000 - 0 xx1000007fff 2KKBcachee sett 1 0 x1100000800 - 0

59、xx100000ffff 2KKBcachee sett 2 0 x1100011000 - 0 xx1000017fff 2KBBcachee sett 3 0 x1100011800 - 0 xx100001ffff 2KKBcachee tagg 0 0 x1100022000 - 0 xx1000027f00 512bbytess cachee tagg 1 0 x1100022800 - 0 xx100002ff00 5122byteescachee tagg 2 0 x1100033000 - 0 xx1000037f00 512bbytesscachee tagg 3 0 x11

60、00033800 - 0 xx100003ff00 5122bytees LRU 00 x1000040000 - 0 x10000477f0 5112byttes在cachhe seet的地址址连续增加加,在cachhe taag和LRU中的的地址以116BYTTE来增加加,每次读写写一个字, 地址的 bbit33:0必必须是0. S3C444B0XX有四个写写缓冲区寄寄存器,每个写缓缓冲区寄存存器包括一一个32BBIT数据据域,一个28BBIT的地地址域,指示写数数据的地址址,2BIIT 的状状态域MAAS. 状态域MAAS确定数数据模式00 = 8-biit daata mmode01