ARM9 S3C2410时钟和功率管理

1、第七章时时钟和功率率管理概述时钟和功率率管理模块块由三部分分组成：时时钟控制，UUSB控制制和功率控控制。S3C24410A的的时钟控制制逻辑能够够产生系统统所需要的的时钟，包包括CPUU的FCLLK，AHHB总线接接口的HCCLK，和和APB总总线接口的的PCLKK。S3CC24100A有两个个PLL，一一个用于FFCLK,HCLKK,PCLLK，另一一个用于UUSB模块块（48MMHZ）。时钟控制制逻辑能够够由软件控控制不将PPLL连接接到各接口口模块以降降低处理器器时钟频率率，从而降降低功耗。S3C24410A有有各种针对对不同任务务提供的最最佳功率管管理策略，功功率管理模模块能够使使系

2、统工作作在如下44种模式：正常模式式，低速模式式，空闲模式式和掉电模式式。正常模式：功率管理理模块向CCPU和所所有外设提提供时钟。这种模式式下，当所所有外设都都开启时，系系统功耗将将达到最大大。用户可可以通过软软件控制各各种外设的的开关。例例如，如果果不需要定定时器，用用户可以将将定时器时时钟断开以以降低功耗耗。低速模式：没有PLLL的模式式。与正常常模式不同同，低速模模式直接使使用外部时时钟（XTTIplll或者EXXTCLKK）作为FFCLK，这这种模式下下，功耗仅仅由外部时时钟决定。空闲模式：功率管理理模块仅关关掉FCLLK，而继继续提供时时钟给其他他外设。空空闲模式可可以减少由由于C

3、PUU核心产生生的功耗。任何中断断请求都可可以将CPPU从中断断模式唤醒醒。掉电模式：功率管理理模块断开开内部电源源。因此CCPU和除除唤醒逻辑辑单元以外外的外设都都不会产生生功耗。要要执行掉电电模式需要要有两个独独立的电源源，其中一一个给唤醒醒逻辑单元元供电，另另一个给包包括CPUU在内的其其他模块供供电。在掉掉电模式下下，第二个个电源将被被关掉。掉掉电模式可可以由外部部中断EIINT115:0或RTCC唤醒。功能描述时钟结构图7-1描描述了时钟钟架构的方方块图。主主时钟源由由一个外部部晶振或者者外部时钟钟产生。时时钟发生器器包括连接接到一个外外部晶振的的振荡器和和两个PLLL（MPPLL和

4、UUPLL）用于产生系统所需的高频时钟。时钟源选择择表7-1描描述了模式式控制引脚脚(OM33和OM22)和选择择时钟源之之间的对应应关系。OOM3:2的状状态由OMM3和OMM2引脚的的状态在nnRESEET的上升升沿锁存得得到。 注意意：1、尽管MMPLL在在系统复位位的时候就就开始产生生，但是只只有有效的的设置号MMPLLCCON寄存存器后才能能用于系统统时钟。在在此之前，外外部时钟将将直接作为为系统时钟钟。即使不不需要改变变MPLLLCON寄寄存器的初初值，也必必须将同样样的值写入入寄存器。2、当OMM1:00为111时，OMM3:22用于决决定一种测测试模式。锁相环PLLL位于时钟信

5、信号发生器器的内部MMPLL用用于将输出出信号和相相关输入信信号在相位位和频率上上同步起来来。它包括括如图7-2所示的的一些基本本模块：根根据DC电电压产生相相应比例关关系频率的的压控振荡荡器(VCCO)，除除数P(对对输入频率率Fin进进行P分频频)，除数数M(对VVCO的输输出频率进进行M分频频，分频后后输入到相相位频率探探测器PFFD)，除除数S（对对MPLLL输出频率率Mplll进行分频频），相差差探测器，cchargge puump，lloop filtter。MMPLL的的时钟输出出Mplll和输入时时钟Finn的关系如如下式所示示：UPLL和和MPLLL是完全一一样的。下面的部分

6、分描述了MMPLL的的操作，包包括相差探探测器，cchargge puump，VVCO，lloop filtter。相位频率探探测器PFFD当PFD检检测Freef和Fvvco之间间的相差时时产生一个个控制信号号。Freef如图77-2所示示。Chargge puumpChargge puump 通通过一个外外部过滤器器将PFDD的控制信信号转换成成一个比例例的电压关关系来驱动动VCO。Loop FiltterPFD产生生的控制信信号可能在在每一次FFref和和Fvcoo比较的时时候产生很很大的偏差差，为了防防止VCOO过载，一一个低通滤滤波器将过过滤掉控制制信号的高高频成分。滤波器就就是常用

7、的的一节RCC滤波器。压控振荡器器VCOLoop filtter 输输出的电压压驱动VCCO，导致致它的晶振振频率根据据平均电压压线性地增增加或降低低。当Frref和FFvco的的频率和相相位都匹配配时，PFFD停止发发送控制信信号给chhargee pummp，然后后VCO频频率保持不不变，并且且PLL保保持固定于于系统时钟钟。PLL和时时钟发射器器的通用条条件PLL和时时钟发生器器通常使用用如下条件件注：1、值值是可变的的。2、FFCLK必必须大于XX-tall或EXTTCLK的的3倍。时钟控制逻逻辑时钟控制逻逻辑决定哪哪个时钟源源被使用，例例如MPLLL或者外外部时钟。当PLLL被配置到

8、到一个新的的频率时，时时钟控制逻逻辑将会停停止FCLLK直到PPLL达到到一个稳定定的输出。时钟控制制逻辑在上上电复位和和从掉电模模式唤醒的的情况下也也是有效的的。上电复位（XXTIplll）图7-4显显示了上电电复位时的的时钟行为为。晶振在在几毫秒内内开始振荡荡。当OSSC时钟稳稳定后，PPLL根据据默认PLLL设置开开始生效，但但是通常这这个时候是是不稳定的的，因此在在软件重新新配置PLLLCONN寄存器之之前FCLLK直接使使用Finn而不是MMPLL，即即使用户不不希望改变变PLLCCON的默默认值，用用户也应该该执行一边边写PLLLCON操操作。FCLK在在软件配置置好PLLLCON

9、之之后锁定一一段时间后后连接到MMpll。正常情况下下改变MPPLL设置置正常模式下下，用户可可以通过写写PMS的的值来改变变FCLKK的频率，此此时将会自自动插入一一段时间延延迟，在这这段延迟内内FCLKK将停止，其其时序如图图7-5。图7-5USB时钟钟控制USB主机机接口和UUSB设备备接口需要要48MHHz的时钟钟。在S33C24110中，是是通过UPPLL来产产生这一时时钟的，UUCLK只只有在UPPLL配置置好后才会会生效。FCLK,HCLKK和PCLLKFCLK用用于ARMM920TT.HCLK用用于AHBB总线。包包括ARMM920TT，存储控控制器，中中断控制器器，LCDD控

10、制器，DDMA和UUSB主机机。PCLK用用于APBB总线。包包括外设如如WDT,IIS,I2C,PWM,PWM TIMEER,MMMC,ADDC,UAART,GGPIO,RTC,SPI。S3C24410支持持三者之间间的比率可可选，这个个比率是由由CLKDDIVN寄寄存器的HHDIVNN和PDIIVN决定定的。设置好PMMS的值后后，需要设设置CLKKDIVNN寄存器。CLKDDIVN寄寄存器的值值将在PLLL锁定时时间之后生生效，在复复位和改变变功率模式式后也是有有效的。注意：1、HCLKK和PCLLK不应该该超过某一一限制2、如果HHDIVNN=1，CCPU总线线模式将通通过一下指指令从

11、快速速模式切换换到异步模模式：MMMU_SeetAsyyncBuusModdemrc pp15,00,r0,c1,cc0,0orr rr0,r00,#R11_nF:OR:RR1_iAAmcr pp15,00,r0,c1,cc0,0如果HDIIVN=11并且CPPU总线模模式是快速速模式，CCPU将以以HCLKK进行运行行，这一特特性可以用用于将CPPU频率减减半而不影影响HCLLK和PCCLK。功率管理在S3C22410中中，功率功功率模块通通过软件控控制系统时时钟来达到到降低功耗耗的目的。这些策略略牵涉到PPLL，时时钟控制逻逻辑和唤醒醒信号。图图7-7显显示了S33C24110的时钟钟分配

12、。S3C24410有44种功耗模模式。各种种模式之间间的转换并并不是完全全自由的，图图7-8描描述了各种种模式之间间的转换关关系。正常模式正常模式下下，所有的的外设和基基本的功能能模块，包包括功率管管理模块，CCPU核心心，总线控控制器，存存储控制器器，中断控控制器，DDMA和外外部控制器器都可以完完全操作。但是除了了基本的模模块之外，其其他模块都都可以通过过关闭其时时钟的方法法来降低功功耗。空闲模式空闲模式下下，除了总总线控制器器、存储控控制器、中中断控制器器、功率管管理模块以以外的CPPU时钟都都被停止。EINTT23:0、RRTC中断断或者其他他中断都可可以将CPPU从空闲闲模式下唤唤醒

13、。低速模式低速模式通通过降低FFCLK和和关闭PLLL来实现现降低功耗耗。此时FFCLK是是外部时钟钟(XTIppll oor EXXTCLKK)的n分分频。分频频数由CLLKSLOOW寄存器器的SLOOW_VAAL和CLLKDIVVN寄存器器决定。在低速模式式下，PLLL是关闭闭的。当用用户需要从从低速模式式切换到正正常模式时时，PLLL需要一个个时钟稳定定时间(PPLL锁定定时间)。PLL稳稳定时间是是由内部逻逻辑自动插插入的，大大概需要1150uss，在这段段时间内，FFCLK还还是使用低低速模式下下的时钟。用户可以在在PLL开开的情况下下通过改变变CLKSSLOW寄寄存器的SSLOW_

14、BIT位位使能低速速模式来改改变频率。在低速模模式下，FFCLK为为外部时钟钟的分频。如图7-9.如果在PLLL锁定时时间之后切切换到正常常模式，FFCLK将将会在低速速模式一失失效就改变变，如图77-10.如果低速模模式失效和和PLL同同时打开，则则需要等待待PLL锁锁定后FCCLK才会会改变，锁锁定期间FFLCK停停止。如图图7-111.掉电模式功率管理模模块断开内内部电源。因此CPPU和除唤唤醒逻辑单单元以外的的外设都不不会产生功功耗。要执执行掉电模模式需要有有两个独立立的电源，其其中一个给给唤醒逻辑辑单元供电电，另一个个给包括CCPU在内内的其他模模块供电。在掉电模模式下，第第二个电源

15、源将被关掉掉。掉电模模式可以由由外部中断断EINTT15:0或RTCC中断。进入掉电模模式的过程程设置GPIIO配置在INTMMSK寄存存器中屏蔽蔽所有中断断。配置适当的的唤醒源，包包括RTCC报警。为为了是SRRCPNDD和EINNTPENND位置位位，唤醒源源相关的EEINTMMASK位位不必被屏屏蔽，尽管管一个唤醒醒源被指定定而且EIINTMAASK相关关位被屏蔽蔽，唤醒还还是会发生生，SRCCPND和和EINTTPENDD位也不会会置位。设置USBB为中止模模式。(MMISCCCR133:12=11bb)将一些有用用的值存入入GSTAATUS33,4，这这些寄存器器在掉电模模式下是被被

16、保持的。通过MISSCCR1:0将数据总总线D331:0的上拉电电阻配置成成开。如果果有外部总总线保持器器，如744LVCHH1622245，关关掉上拉电电阻，否则则打开上拉拉电阻。通过清除LLCDCOON1.EENVIDD位停止LLCD。读取rREEFRESSH和rCCLKCOON寄存器器，并填入入TLB。通过设置RREFREESH222=11b使SDDRAM进进入自动刷刷新模式。等待SDRRAM自动动刷新生效效。通过设置MMISCCCR199:17=1111B使SDDRAM信信号在掉电电模式期间间被保护起起来(SCCLK0,SCLKK1,SCCKE)。置位CLKKCON寄寄存器的掉掉电模式

17、位位。从掉电模式式唤醒的过过程某个唤醒源源生效将产产生一个内内部复位信信号。复位位时间由一一个内部116位计数数器决定，此此计数器的的时钟是ttRST=(655535/XXTAL_freqquenccy)。查询GSTTATUSS2位位看从掉电电模式唤醒醒是否产生生了一个PPOWERR-UP。通过将MIISCCRR19:17设设置为0000b，释释放SDRRAM信号号保护。配置SDRRAM控制制器。等待SDRRAM自我我刷新完毕毕。大部分分SDRAAM需要rrefreesh ccyclee of all SDRAAM roow。GSTATTUS3，44的信息可可以被用户户使用，因因为GSTTAT

18、USS3，4的的值已经在在掉电模式式下被保存存了。对于EINNT3:0,检检查SRCCPND寄寄存器；对对于EINNT155:4,检查EIINTPNND寄存器器；对于RRTC报警警唤醒，检检查RTCC时间，因因为在唤醒醒时SRCCPND寄寄存器的RRTC位不不被置位；如果在掉掉电模式期期间有nBBATT-FLT asseertioon，SRRCPNDD寄存器的的相关位被置位。掉电模式的的引脚状态态VDDi和和VDDiiarm功功率控制掉电模式下下，只有VVDDi和和VDDiiarm被被关闭，这这由PWRREN引脚脚控制。如果PWRREN信号号有效(HH)，VDDDi和VVDDiaarm由外外部

19、电压供供电；如果果PWREEN信号无无效(L)，VDDDi和VDDDiarrm关闭。注：除VDDDi, VDDiiarm, VDDDi_MPPLL aand VVDDi_UPLLL外的所有有电源必须须继续供电电。唤醒信号EEINT15:00只有如下条条件下S33C24110才会被被才掉电模模式唤醒：电平信号或或者边沿信信号出现在在EINTTn输入引引脚且被确确认。EINTnn输入引脚脚被配置成成外部中断断。nBATTT-FLTT位为高电电平。一旦唤醒后后，相应的的EINTTn引脚将将不再用于于唤醒，即即此引脚又又可以重新新作为一个个外部中断断源使用。进入空闲模模式如果CLKKCON2被置置位，

20、S33C24110将在一一段延时(直到功率率控制模块块从CPUU接收到AACK信号号)后进入入空闲模式式。开关PLLLPLL只能能在低速模模式下被关关闭，如果果在其他模模式下被关关闭，MCCU操作将将无法保证证正确。当处理器从从低速模式式切换到其其他模式时时，SLOOW_BIIT必须清清零，以在在PLL稳稳定后切换换到其他模模式。掉电模式下下数据总线线的上拉电电阻在掉电模式式下，数据据总线处于于高阻态。但是由于IIO口的特特性，数据据总线的上上拉电阻必必须被打开开以降低掉掉电模式下下的功耗。上拉电阻阻开关由GGPIO控控制寄存器器MISCCCR控制制。然而如如果有外部部的总线保保持器，如如74LVVCH16622455，则可以以关掉上拉拉电阻以降降低功耗。掉电模式下下输出口状状态在掉电模式式下输出口口应该处于于一个适当当的电平以以使电流消消耗最小化化。如果输输出引脚上上没有负载载，最好设设置为高电电平。如果果设置为低低电平，内内部寄生电电阻将会消消耗电流，如如果设置为为低电平则则不会消