k60中文用户手册k60rev6-ch24mcg

1、第 24 章 多用途时钟信号24.1 介绍MCG）多用途多用途时钟信号（MCG）模块为 MCU 提供多种时钟源选项。这个模块由一个频率环锁（FLL）和一个相位环锁（PLL）组成。FLL 可由一个或外部参考时钟控制，而 PLL 可由一个外部参考时钟控制。这个模块要么在 FLL 或 PLL 输出时钟之间，要么在参考时钟或外部参考时钟之间选择一个时钟源以作为 MCU 系统时钟。MCG 操作与晶体振荡器有关，其中晶体振荡器允许一个外部晶体、陶瓷24.1.1 特性MCG 模块的关键特性：频率环锁（FLL）。器或外部时钟源产生外部参考时钟。数控（DCO）。DCO 可设置时钟范围有四个。低频率外部参考时钟源

2、的编程选项和最大 DCO 输出频率。内外参考时钟可以作为 FLL 源。可以作为其他片上外设的时钟源。相位环锁（PLL）电压控制振荡器（VCO）外部参考时钟作为 PLL 时钟源。VCO 频分模块。相位/频率检测器。集成环过滤器。可以作为其他片上外设的时钟源。内参考时钟9 个微调位的精确慢时钟4 个微调位的快时钟可以被用作 FLL 的时钟源。在 FEI 模式下，只有慢内参考时钟（IRC）可以被用作 FLL 源。无论是快时钟还是慢时钟都不能用作 MCU 的时钟源可以作为其他片上外设的时钟源。低功耗的时钟发生器位 MCG 外部参考提供控制信号：HGO，RANGE，EREFS从晶振获得外部时钟可被用作

3、FLL 或 PLL 的时钟源可被用作 MCU 的时钟源从 RTC 获得外部时钟只能作为 FLL 的时钟源只能选择 MCU 的时钟源带有重置请求能力的外部时钟监视器，可以在 FBE，PEE，BLPE 或者 FEE模式下对外部时钟进行监测在 PLL 中使用的有中断请求能力的锁检测器外时钟参考的内参考时钟自动裁切功能（ATM）。FLL 和 PLL 的参考分频。为其他片上设备提供时钟源的 MCG PLL 时钟(MCGPLLCLK)为其他片上设备提供时钟源的 MCG FLL 时钟(MCGPLLCLK)为其他片上设备提供时钟源的 MCG Fixed Frequency 时钟(MCGPLLCLK)为其他片上

4、设备提供时钟源的 MCG 内参考时钟(MCGPLLCLK)图 24-1 多用途时钟（MCG）框图24.1.2 运行模式MCG 共有九中运行模式：FEI，FEE，FBI，FBE，PEE，BLPI，BLPE，和终止模式。详细请见 MCG 模式操作（章节）。24.2 外部引脚描述MCG 没有片外引脚。24.3 内存/寄存器定义本节包括内存和寄存器定义。MCG 寄存器只有在管理员模式下才可以写，在用户模式下写操作会产生错误；两者模式下都可以进行读操作。MCG 寄存器地址映像绝对地址寄存器名称方式复位值0 x4006_4000MCG Control 1 Register (MCG_C1)R/W04h0

5、x4006 4001MCG Control 2 Register (MCG C2)R/W00h24.3.1 MCG控制寄存器 1（MCG_C1）MCG_C1 位描述24.3.2 MCG控制寄存器 2（MCG_C2）位描述7-6CLKS时钟源选择为 MCGOLK 选择时钟源。编码 0FLL 或者 PLL 的输出选择（依据 PLLS 控制位）编码 1参考时钟选择编码 2外部参考时钟选择编码 3预留，默认为 005-3FRDIVFLL 外部参考分频为 FLL 选择分频数让外部参考时钟分频。分频结果必须在 31.25KHz 到 39.0625KHz（当 FLL/DOC 是 MCGO LK 的时钟源是这

6、是必须的，在 FBE 模式下，它不需要符合该范围，但是在试图从 FBE 进入一个 FLL 模式， 使用）。如果 RANGE=0，分频因子是 1；对于其他范围值，分频因子是 32。如果 RANGE=0，分频因子是 2；对于其他范围值，分频因子是 64。如果 RANGE=0，分频因子是 4；对于其他范围值，分频因子是 128。如果 RANGE=0，分频因子是 8；对于其他范围值，分频因子是 256。100 如果 RANGE=0，分频因子是 16；对于其他范围值，分频因子是 512。 101 如果 RANGE=0，分频因子是 32；对于其他范围值，分频因子是 1024。如果 RANGE=0，分频因子

7、是 64；对于其他范围值，分频因子预留。如果 RANGE=0，分频因子是 128；对于其他范围值，分频因子预留。2IREFS参考选择为 FLL 选择参考时钟频率。外部时钟被选。慢参考时钟被选。1IRCLKE N参考选择使能MCGIRCLK 不激活。MCGIRCLK 激活。0IREFSTE N参考停止使能。当 MCG 进入停止模式，控制是否保留参考时钟。在停止模式下参考时钟进入停止模式前，如果 IRCLKEN 被设，或者 MCG 在 FEI，FBI 或者 BLPI 模式下参考时钟使能。0 x4006_4002MCG Control 3 Register (MCG_C3)R/W未定义0 x4006

8、_4003MCG Control 4 Register (MCG_C4)R/W未定义0 x4006 4004MCG Control 5 Register (MCG C5)R/W00h0 x4006_4005MCG Control 6 Register (MCG_C6)R/W00h0 x4006_4006MCG S us Register (MCG_S)R10h0 x4006_4008MCG Auto Trim Control Register (MCG_ATC)R/W00h0 x4006_400AMCG Auto Trim Compare Value High Register (MCG_AT

9、CVH)R/W00h0 x4006_400BMCG Auto Trim Compare Value Low Register (MCG_ATCVL)R/W00hMCG_C2 位描述24.3.3 MCG 控制寄存器 3（MCG_C3）MCG_C3 位描述1 在从编程位置复位的位置 SCTRIM 的值被加载。位描述7-0SCTRIM慢参考时钟微调设置SCTRIM1 通过控制慢参考时钟周期来控制慢参考时钟。SCTRIM 位是二进制的（也就是 1 调整时 0 的两倍）。增加二进制值来增加周期，增加值减少周期。在 iC4 寄存器内一个精确地休整最为 SCTRIM 位。复位此值是加载一个休整因子值。如果一

10、个在非易失性内存的 SCTRIM 值被使用，你需要从非易失性内存中把此值到寄存器。位描述7-6预留只读，值恒为 05-4范围频率范围选择为晶振或者外部时钟源选择频率范围。详细参考振荡器（OSC）章节。编码 0为晶振选择 32KHz 到 40KHz 的低频率范围（复位默认）编码 1为晶振选择 1MHz 到 8MKHz 的高频率范围1X编码 2为晶振选择 8MHz 到 32MKHz 的非常高频率范围3HGO高增益振荡器选择控制晶振的操作模式。参考振荡器章节配置晶振为低电源操作配置晶振为高增益操作2EREFS外部参考选择。为外部参考时钟选择源。参考振荡器章节外部参考时钟选择振荡器请求1LP低电源模式

11、选择(为)在 BLPI 和 BLPE 模式下控制 FLL（或者 PLL）是否。在 FBE 或者 PBE 模式下，设置该位为 1 将是MCG 到 BLPE 模式。如果其他 MCG 模式，LP 没有作用。0IRCS参考时钟选择在快速或者慢参考时钟源选择选择慢参考时钟选择快参考时钟24.3.4 MCG 控制寄存器 4（MCG_C4）注意：DRST 和 DMX32 的重置值为。MCG_C4 域描述位描述7DMX32带有 32.768KHz 参考的DCO 最大频率。DMX32 位控制是否 DCO 通过一个 32.768kHz 参考让频率范围接近它的最大值。下表是 DCO 频率设置范围。从该源获得的系统时

12、钟过他们指定的最大值。DCO 有默认值的 25%。DCO 通过 32.768KHz 微调最大频率。6-5DRST_DRSDCO 范围选择DRS 位为 FLL，DCOOUT 输出选择频率范围。当 LP 位被置 1，写 DRS 位被忽略。DRST 读域指示 DCOOUT 现在的频率范围。DRST 域不会立即更新，在两个时钟范围之间由于 同步的一个写 DRS 域之后。参考 DCO 频率范围表查阅 信息。编码 0低范围（复位默认）编码 1中等范围编码 0中高范围编码 0高范围4-1FCTRIM快速参考时钟微调设置FCTRCM2 通过控制快速参考时钟周期，控制快速时钟频率。FCTRIM 位是二进制（也就

13、是，位 1 的调整是 0 的两倍）。增加二进制以增加周期，减小值减小周期。如果一个钻非易失内存的 FCTRIM3:0值被使用，用户需要将改值从非易失性器到寄存器。DRST_DRSDMX32参考范围FLL 因子DCO 范围00031.25-39.0625KHz64020-25MHz132.768 KHz73224 MHz01031.25-39.065 KHz128040-50 MHz132.768 KHz146448 MHz10031.25-39.065 KHz192060-75 MHz132.768 KHz219772 MHz11031.25-39.0625 KHz256080-100 MHz

14、132.768 KHz292996 MHz参考时钟慢精细修剪0SCFTRIM3CTRCM 通过控制慢速参考时钟周期，控制慢速时钟频率。如果一个器到寄存器钻非易失内存的 FCTRIM3:0值被使用，用户需要将改值从非易失性在从一个工厂程序位置的复位期间一个 FCTRIM 值加载。在从一个工厂程序位置的复位期间一个 SCFTRIM 值加载。24.3.5 MCG 控制 5 寄存器（MCG_C5）MCG_C5 位描述24.3.6 MCG 的控制寄存器 6（MCG_C6）位描述7预留预留只读位，值恒为 06PLLCLK ENPLL 时钟使能使能独立于PLLS 的PLL，使能PLL 时钟用作MCGPLLC

15、LK（在设置PLLCLKEN 位之前，PRDIV需要被编程去纠正分频去产生一个 PLL 参考时钟在 2-4MHz 的范围之内）。如果没有使能，设置PLLCLKEN 将使能外部振荡器。在被关闭之后，检查 OSC位的置位将使能外部振荡器。 0 MCGPLLCLK 没有激活。1 MCGPLLCLK 激活。5PLLSTE NPLL 停止使能。在正常模式下使能 PLL 时钟（在低电源停止模式下，PLL 时钟即使是 PLLSTEN=1）。0 在任何停止模式下MCGPLLCLK如果系统在正常停止模式下，MCGPLLCLK 使能。4-0PRDIVPLL 外部参考分频选择数量为PLL 分频降低外部参考时钟。表

16、24-7 PLL 外部参考分频因子PRDI V分频因子PRDI V分频因子PRDIV分频因子PRDIV分频因子000001010009100001711000250000120100110100011811001预留0001030101011100101911010预留0001140101112100112011011预留0010050110013101002111100预留0010160110114101012211101预留0011070111015101102311110预留0011180111116101112411111预留MCG_C6字段描述24.3.7 MCG 状态寄存器（MCG

17、_S）位描述7LOLS失锁状态这一位表示PLL 的锁存状态，在所存请求后 LOLS 被设置，PLL 输出频率下降到锁存退出频率 D unl 之外 . LO 决定中断请求时是否作出 LOLS 设置。当 LOLS 被复 除或向 LOLS写入逻辑 1 时 LOLS 被设置。向 LOLS 写逻辑 0 没有任何效果。6LOCK锁存状态这一位表明PLL 是否锁存。除非 PLLCLKEN = 1，在 PBE 或PEE 模式不 ，MCG 在 BLPI或 BLPE 模式下没有被配置时，锁定检测被禁用。当 PLL 时钟被锁存到所需频率，MCG PLL时钟（MCGPLLCLK）将被关闭，直到 LOCK 位被置。如果

18、锁存状态位被设置，改变了在 C5寄存器的PRDIV 4:0位值或在 C6 寄存器的VDIV 4:0位中的导致锁存状态 理和保留清除直到PLL 已重新获得锁存。进入 LLS，VLPS，或 PLLSTEN = 0 定期停止也使锁状态字段描述7LO失锁中断使能（位）当有锁亏迹象做出一个中断请求时确定，LO位只有在 LOLS 被设置才有效。锁亏时无中断请求产生锁亏时有中断请求产生6PLLLSPLL 选择控制是否选择 PLL 或 FLL 的输出作为 MCG 场源当 CLKS 1:0 = 00 时。如果 PLLS 零， PLLCLKEN 没有设置，则 PLL 在所有模式下都被 。如果 PLLS 被设置了，

19、则 FLL 在所有模式下都被 。FLL 被选择PLL 被选择（PRDIV 需要进行编程，以产生一个范围的 PLL 参考时钟来进行 PLL 位设置）5CME时钟 使能确定外部时钟亏损是否产生复位，当 MCG 处于使用外部时钟的运转模式（FEE，FBE，PEE， PBE 或者 BLPE）或者外部参考打开时，CME 位应该只被设为逻辑 1。每当 CME 设置为逻辑 1时，在 C2 寄存器的 RANGE 位的值不应该改变。CME 位应在MCG 进入停止模式之前设置为逻辑 0。否则，可能会在停止模式时出现一个复位请求。外部时钟 关闭外部时钟亏损时产生复位请求40VDIVVCO 分频器选择划分PLL 的

20、VCO 输出的数量。VDIV 位决定了应用到参考时钟频率的分频因子。表 24-9.PLL VCO 分频因子VDIV乘积因子VDIV乘积因 子VDIV乘积因子VDIV乘积因子0000024010003210000401100048000012501001331000141110014900010260101034100104211010500001127010113510011431101151001002801100361010044111005200101290110137101014511101530011030011103810110461111054001113101111391011

21、147111115524.3.8 MCG 的自动微调控制寄存器（MCG_ATC）MCG_ATC 字段描述字段描述7ATME自动微调机使能(位)启用了自动微调机自动启动调整选择的参考时钟。注意：ATME 解在自动微调机调整完由 ATMS 位选择的 IRCS 时钟的所有调整位之后除认定。向 C1，C3，C4 或者 ATC 寄存器写入或者进入停止模式终止自动调整操作，同时清空这一位。自动微调机关闭自动微调机使能6ATMS自动微调机选择位为自动调整测试选择 IRCS 时钟。选择 32kHz 的参考时钟。选择 4MHz 的参考时钟。5ATMF自动微调机故障标志位自动调整机（ATM）的错误标志。当自动调整

22、机使能时这一位判断，检查向 C1，C3，C4 和ATC 寄存器的写入或者 MCG 进入任一停止模式。ATMF 的写入清除该标志。自动微调机正常完成自动微调机故障40这个只读位域被保留，其值始终为零。除，保持清除直到退出停止模式，PLL 重新获得锁存。任何 PLL 使能和 LOCK 位被清零，MCGPLLCLK 将关闭，直到 LOCK 位再次被置位。PLL 当前未锁存PLL 当前锁存5PLLSTPLL 选择状态该位位表示 PLLS 选择时钟源。由于同步时钟域范围，向 PLLS 写入后该 PLLST 位不立即更新。PLLS 时钟源为 FLL 时钟PLLS 时钟源为 PLL 时钟4IREFST参考状

23、态该位表示该 FLL 的当前参考时钟源，由于同步时钟域范围，向 IREFS 写入后该 IREFST位不立即更新。FLL 的参考时钟源是外部参考时钟。FLL 的参考时钟源是参考时钟。3-2CLKST时钟模式状态这些位表示当前时钟模式。由于同步时钟域范围，向 CLKS 写入后该 CLKST 位不立即更新。编码 0选择FLL 输出（复位默认）。编码 1选择参考时钟编码 2选择外部参考时钟编码 3选择PLL 输出1OSCINITOSC 初始化此位被设置后，晶振的时钟周期完成初始化。请参考指南座 OSC 的细节。0IRCST参考时钟状态该 IRCST 位表示为当前参考时钟选择的时钟源（IRCSCLK）。

24、由于同步时钟域范围，向 IRCS 写入后 IRCST 位不立即更新。只有参考时钟启用，无论是 MCG 使用 IRC 的模式或者设置的 C1 IRCLKEN位，该 IRCST 位才会更新。参考时钟源是慢时钟（32 kHz IRC）参考时钟源是快时钟（2 MHz IRC）24.3.9 MCG 自动调整比较值寄存器（MCG_ATCVH）MCGATCVH 字段描述24.3.10 自动调整比较值寄存器（MCG_ATCVL）MCGATCVH 字段描述功能描述MCG 模式状态图MCG 的九个状态在下图 24-12 表示并且在表 24-14 进行描述。这些箭头表明允许的 MCG 模式转换。图 24-12 MC

25、G 模式状态图字段描述70ATCVLATM 比较值低位此域值在 ATMSAR 转换时通过自动微调机进行比较并且调整参考调整值。字段描述70ATCVHATM 比较值此域值在 ATMSAR 转换时通过自动微调机进行比较并且调整参考调整值。注意:当 MCG 在 PEE 模式下，从 LLS 或者 VLPS 退出时，MCG 重启到 PBE 时钟模式，C1CLKS和 SCLKS将会自动设置为 2b10；当 MCG 在 PEE 模式且 C5PLLSTEN=0,如果进入正常停止模式,MCG 将会重启到 PBE 时钟模式，C1CLKS和 SCLKS将会自动设置为 2b10。24.4.1.1 MCG 操作模式表

26、24-15.MCG 操作模式模式描述FLL内碌（FEI）FLL 忙碌是默认操作状态，当以下所有条件符合时进入：.C1CLKS写入 00.C1IREFS写入 1.C6PLLS写入 0在 FLL忙碌状态，MCGOUT 从 FLL 时钟（DCOCLK）获得并且由 32kHz参考时钟（IRC）控制。FLL 循环将会根据由 C4DRST_DRS和 C4DMX32位选择的 DCO 频率锁存到 FLL 因子，并且将 参考频率计数。 细节参考 C4DMX32位描述。在 FEI 模式，PLL在低功耗状态下被关闭除非 C5PLLCLKEN被置位。FLL 外部忙碌（FEE）当以下所有条件符合时进入 FLL 外 碌模

27、式在：.C1CLKS写入 00.C1IREFS写入 0.C1FRDIV必须被写入在 31.25 到 39.0625kHz 范围的独立外部参考时钟.C6PLLS写入 0在 FEE 状态，MCGOUT 从 FLL 时钟（DCOCLK）获得并且由外部参考时钟控制。FLL 循环将会根据由 C4DRST_DRS和 C4DMX32位选择的 DCO 频率锁存到 FLL 因子，并且将外部参考频率计数，具体由 C1FRDIV和 C2RANGE指明。 细节参考 C4DMX32位描述。在 PEE 模式，PLL 在低功耗状态下被关闭除非 C5PLLCLKEN被置位。FLL旁路（FBI）当以下所有条件符合时进入 FLL

28、旁路（FBI）模式：.C1CLKS写入 01.C1IREFS写入 1.C6PLLS写入 0.C2LP写入 0在 FBI 状态，MCGOUT 从低速（32kHzIRC）或者高速（2MHz）参考时钟获得并且由 C2IRCS位控制。FLL 是可操作的但是它的结果不被使用。这种模式允许在 MCGOUT 时钟受 C2IRCS选择的参考时钟驱动时 FLL 获得它的目标频率。FLL 时钟（DCOCLK）受慢速参考时钟控制，DCO 时钟频率锁存为由 C4DRST_DRS和 C4DMX32位选择的乘积因子并且将参考频率计数，具体由 C1FRDIV和 C2RANGE指明。细节参考 C4DMX32位描述。在PBI

29、模式，PLL 在低功耗状态下被关闭除非 C5PLLCLKEN被置位。FLL 外部旁路（FBE）当以下所有条件符合时进入 FLL 外部旁路（FBE）模式：.C1CLKS写入 10.C1IREFS写入 0.C1FRDIV必须被写入在 31.25 到 39.0625kHz 范围的独立外部参考时钟.C6PLLS写入 0.C2LP写入 0在 FBE 状态，MCGOUT 从外部参考时钟获得。FLL 是可操作的但是它的结果不被使用。这种模式允许在 MCGOUT 时钟受 C2IRCS选择的 参考时钟驱动时 FLL 获得它的目标频率。 FLL 时钟（DCOCLK）受慢速 参考时钟控制，DCO 时钟频率锁存为由

30、C4DRST_DRS和 C4DMX32位选择的乘积因子并且将外部参考频率计数，具体由 C1FRDIV和 C2RANGE指明 细节参考C4DMX32位描述。在PBI 模式，PLL 在低功耗状态下被关闭除非PLLCLKEN被置位。PLL 外部忙碌当以下所有条件符合时进入 PLL 外碌模式在：.C1CLKS写入 00如果进入 VLPR 模式，MCG 必须被配置，选择 2MHzIRC 时钟时进入 BLPE模式或者 BLPE 模式（C2IRCS=1）。一旦进入 VLPR 模式，必须避免向任何MCG 控制寄存器的写入可能使 MCG 时钟模式转变为非低功耗时钟模式。注意：特性模式的操作，参考 MCU 电源管

31、理这一章。24.4.1.2 MCG 模式转换C1IREFS可以在任何时候改变，但是实际的转换为的被选择的参考时SIREFST显示。当在后再次被锁存。忙碌和外碌模式之间转换时，FLL 在转换之（PEE）.C1IREFS写入 0.C5PRDIV必须被写入在 2 到 4MHz 范围的独立外部参考时钟.C6PLLS写入 0在PEE 状态，MCGOUT 从 PLL 时钟（DCOCLK）获得并且由外部参考时钟控制。PLL 时钟频率锁存到由 C6VDIV指定的乘积因子并且将外部参考频率计数，具体由 C5PRDIV指明。FLL在低功耗状态下被关闭。PLL 外部旁路（PBE）当以下所有条件符合时进入 PLL 外

32、部旁路（PBE）模式：.C1CLKS写入 10.C1IREFS写入 0.C1PRDIV必须被写入在 2 到 4MHz 范围的独立外部参考时钟.C6PLLS写入 0.C2LP写入 0在PBE 状态，MCGOUT 从外部参考时钟获得。PLL 是可操作的但是它的结果不被使用。这种模式允许在 MCGOUT 时钟受 C2IRCS选择的 参考时钟驱动时 PLL 获得它的目标频率。 PLL 时钟频率锁存为由 C4DRST_DRS和 C4DMX32位选择的乘积因子并且将外部参考频率计数，具体由 C5PRDIV指明。FLL 在低功耗状态下被关闭。旁路低 功 耗（BLPI）1当以下所有条件符合时进入旁路低功耗（B

33、LPI）模式：.C1CLKS写入 01.C1IREFS写入 1.C6PLLS写入 0.C2LP写入 1在 BLPI 模式，MCGOUT 有参考时钟获得。FLL 关闭，几十 C5PLLCLKEN置为 1PLL始终关闭。外部旁路低 功 耗（BLPE）当以下所有条件符合时进入BLPI）模式：.C1CLKS写入 10.C1IREFS写入 0.C2LP写入 1在 BLPE 模式，MCGOUT 有外部参考时钟获得。FLL 关闭，几十 C5PLLCLKEN置为 1PLL始终关闭。停止无论 MCU 进入哪一种停止模式时进入。电源模式随 而定。关于电源模式分配，参考描述如何配置模块和在从停止中恢复时 MCG 的

34、行为。在下面的情况进入停止模式，FLL 关闭，所有的 MCG 时钟信号都是静态的：MCGPLLCLK 是动态的在正常停止模式PLLSTEN=1 MCGIRCLK 是动态的在停止模式当下列条件为真：.C1IRCLKEN=1.C1REFSTEN=1注意：.当从 PEE 模式进入低功耗停止模式（LLS 或者 VLPS），退出时 MCG 时钟模式强制转换位PBE 时钟模式，C1CLKS和 SCLKST被配置为 2b10,SLOCK位被清零不设置 SLOLS.当从 PEE 模式进入正常停止模式，如果 C5PLLSTEN=0.，退出。MCG 时钟模式被强制转换为PBE 模式，C1CLKS和 SCLKST被

35、配置为 2b10，SLOCK位被清零不设置 SLOLS。 如果 SPLLSTEN=1，SLOCK不被清空而且在退出时 MCG 将会继续运行在 PEE 模式。C1CLKS可以在任何时候改变，但是实际的转换为的被选择的时SCLKST显示。如果选择的时钟不存在，那选择之前的时钟。C4DRST_DRS写入位可以在任何时候改变除非 C2LP位为 1。如果在 FLL忙碌或者 FLL（FEI）外碌（FEE），C4DRST_DRS写入位改变，MCGOUT时钟转换为选择的 3 个 DCO 时钟其中选择的。在转换为新的 DCO 之后，FLL 在几个参考周期保持未锁存。DCO 启动时间等同于 FLL 获取时间。在选

36、择的 DCO 启动时间结束之后，FLL 锁存。转换完成由 C4DRST_DRS24.4.2 低功耗位用法C2LP位用来将FLL 和PLL 关闭这样当系统不在工作时保存功率。当 C2LP为 1 时 C4DRST_DRS不能被写入。然而，在一些应用中，这一点即打开 FLL或者 PLL 是有用的，允许锁存再大的正确值在转换到一个忙碌模式之前。通过向 C2LP写入 0 来完成这一操作。位显示。24.4.3 MCG参考时钟这个模块支持 32kHz 和 2MHz 的参考时钟。24.4.3.1 MCG参考时钟MCG参考时钟（MCGIRCLK）提供了其它片上外设的时钟源，当C1IRCLKEN = 1 时启用。

37、当启用时，MCGIRCLK 要么是由快速参考时钟（2MHz 的 IRC）或慢速通过调整 IRCS 选择的参考时钟（32kHz 的 IRC）。IRCS 的时钟频率可以参考时钟的周期被重新定位。这一操作可以通过在慢速 IRC 时钟被选择向 C3SCTRIM：C4SCFTRIM位中写入一个新的调整值或者当快速 IRC 时钟被选择时向 C4FCTRIM位写入新的调整值参考时钟周期与写入的调整值是成比例的。当 MCG 在 FBI 或者 BLPI 模式时 C3SCTRIM： C4SCFTRIM（如果 C2IRCS=0）和 C4FCTRIM（如果 C2IRCS=1）影响 MCGOUT 的频率。如果 MCG

38、在 FEI 模式下 C3SCTRIM：C4SCFTRIM（如果 C2IRCS=0）也会影响 MCGOUT 的频率。另外，这个时钟可以在停止模式下通过置位 C1IRCLKEN和 C1IREFSTEN来打开，否则是关闭的。24.4.4 MCG 外部参考时钟MCG 模块在任何模式下都支持外部参考时钟。参照外部参考频率范围器件。当 C1IREFS置位，外部参考时钟不会被 FLL 或 PLL 使用。在这的级时序规范所支持的最大频率。如果的 C6CME些模式下，频率可以等于位写入 1 时，时钟慢速参考时钟与时钟使能。如果外部参考频率低于一定频率（floc_high 或 floc_low 取决于C2RANG

39、E而定），MCU 将复位和SLOCK将被清除。24.4.5 MCG 固定时钟频率MCG 固定时钟频率（MCGFFCLK）提供了其它片上外设的固定频率时钟源。参考时钟发生器或者通过 FLL 参考时钟分频器分频的晶这个时钟是由来自振的参考时钟驱动的。该 MCGFFCLK 由 C1IREFS选择。此外，这个时钟二分频。最后，这个时钟是同步到外设总线时钟和修改责任周期宽度等于一个外设总线时钟周期。这是唯一有效的时钟当它的频率不超过 MCGOUT 时钟频率的 1/8。当它是无效时，它是关闭的并且保持24.4.6 MCG PLL 时钟。这个时钟也被禁用在停止模式。MCG 的 PLL 时钟（MCGPLLCL

40、K）可根据 MCG 模块的设备配置。欲了解参阅该 MCU 的时钟分配的篇章。该 MCGPLLCLK 是来的 MCG，直到它被启用和 SLOCK被置位。24.4.7 MCG 自动调整（ATM）即将到MCG 自动调整机（ATM）当打开时是 MCG 的一个特色，它调整了 MCG的硬件以自动调整 MCG参考时钟使用外部时钟作为参考。MCG 的 IRC 时钟测试 和由 ATCATMS 控制打开 （ ATCATMS=0 选择 32kHzIRC ， ATCATMS=1 选择 4MHzIRC，）进行选择。如果为 ATM 选定 4MHz IRC，启用 128 分频来使 4 兆赫的 IRC 降到 31.250 k

41、Hz 的范围。当 MCG ATM 通过置 ATCATMS位为 1 打开时，ATM 将会开始自动调整选择的 IRC 时钟。在自动调整过程中，ATCATME保持判断而且将会解除认定在 ATM 完成或者终止发生。如果有写入到下面任一寄存器被检测到，ATM 将会终止：C1,C3,C4 或者ATC 或者停止模式打开。如果终止发生，ATCATMF故障标志将会有效。ATM 机使用总线时钟作为外部参考时钟来执行在 IRC 自动调整。因此，它规定，在用来产生系统时钟的参考时钟是外部参考时钟比如 FBE 时钟模式，MCG在一个时钟模式下被配置。MCG 必须在所选择的 IRC ATM 时钟用来产生系统时钟这样的时钟

42、模式下被配置。总线时钟也要求在 8-16MHz 运行。要执行所选的 IRC ATM，在 ATM 机采用逐次近法来调整的 IRC 调整位产生所需频率的 IRC 调整频率。ATM SARs，ATM IRC 每一个调整位从 MSB 开始。对每一个调整位进 试。ATM 使用一个由 ATM 选择的 IRC 时钟产生的脉冲来打开计算 ATM 外部时钟个数的计数器。每一个调整位的最后，ATM 外部计数器值与 ATCV15:0寄存器值比较。在比较结果的基础上，根据测试的 ATM 调整位将被清除或保持有效。这样做，直到所有的修剪位已通过 ATM SAR机测试。ATM 启用之前，ATM 预期计数需要得到推导并且到

43、 ATCV 寄存器中。预计计数的 ATCV 规定的目标推导出参考时钟频率，并使用以下公式：ATCV 期望的计数值 = 21*（Fe/Fr）参考时钟（IRC）的频率为基础，外部Fr = 目标 参考时钟（IRC）调整频率Fe = 外部时钟频率如果在 4MHzIRC 进行自动调整，计算出来的期望计数值必须乘以 128 在存储到 ATCV 寄存器中。因此，ATCV 在 4MHzIRC 时期望计数值应该使用如下公式：期望的计数值 = （Fe/Fr）*21*（128）24.5 初始化/实例信息这一节描述了在一个实例中怎样初始化和配置 MCG 模块。接下来的章节包括一些怎样进行 MCG 初始化以及在一些有效

44、的模式下正确的进行转换。 24.5.1MCG 初始化因为 MCG 是由于FEI 模式下的复位引起的，在重启后可以正确转换的 MCG模式有 FEE，FBE，和 FBI 模式（参见图 24-12）。到达其他的模式要求首先配置 MCG 位这三种中间状态之一。需要注意检查 MCG 状态寄存器反映每一个模式配置的相关状态位为了从 FEI 模式转换到 FEE 或者 FBE 模式，进行一下步骤：通过设置 C2 寄存器相关位打开外部时钟源。向 C1 位写入来选择时钟模式.如果进入 FEE 模式，设置 C1FRDIV相关空 C1IREFS位来转换到外部参考，保持 C1CLKS位为 2b00 这样 FLL 的输出

45、被选择为系统时钟源。.如果进入 FBE 模式，清空 C1IREFS位来准换到外部参考，改变 C1CLKS为 2b10 这样外部参考时钟选择为系统时钟源。C1FRDIV也应该根据外部参考频率设置合适的值以保证 FLL 参考时钟在 31.25kHz 到 39.0625kHz 范围内。尽管 FLL 是旁路，但是始终是在 FBE 模式。.参考可以通过设置 C1IRCLKEN位来保持运行。如果实例在和外部模式进行向后或者向前转换这是很有用的。为了最低功耗，在外部时钟模式下参考被禁用。一旦适当的进行配置，等待 MCG 状态寄存器受影响的位发生合适的改变，反映 MCG 进入了适当的模式。.如果 MCG 在

46、FEE，FBE，PEE，PBE 或者 BLPE 模式，C2EREFS设置在第一步。在这里等待 SOSCINIT位设置表明外部时钟源已完成它的初始化周期和稳定。.如果在 FEE 模式，在移动之前确保 SIREFST位被清空。.如果在 FBE 模式，确保 SIREFST位被清空，SCLKST变为 2b10 表明外部参考时钟已经适当选取。尽管 FLL 是旁路，但还是处于 FBE 模式。向 C4 寄存器写入以决定 DCO 输出（MCGFLLCLK）频率范围。. 默认情况下，清除 C4DMX32为 0，为 DCO 输出的FLL 的乘积因子是 640。为了更大的灵活性，如果中低范围 FLL 的乘积因子 1

47、280 是所需的，设置 C4 DRST_DRS位 2b01 作为 40MHz 的 DCO 输出频率。如果一中高范围 FLL 的乘积因子 1920 是所需的，设置 C4 DRST_DRS位为 2b10 作为 60MHz 的 DCO 输出频率。如果以高范围FLL 的乘积因子2560 是理想，而是设置的C4 DRST_DRS位为 2b11 作为 80MHz 的 DCO 输出频率。.当使用 32.768kHz 外部参考，如果可以在 32.768 kHz 参考频率时达到最大的低范围DCO 频率，设置C4DRST_DRS位为2b00 和设置C4 DMX32位为1。由此产生的新的乘积因子 732 的 DCO

48、 输出（MCGO LK）为频率 24MHz。.当使用 32.768kHz 外部参考，如果可以在 32.768 kHz 参考频率时达到最大的中间范围 DCO 频率，设置 C4DRST_DRS位为 2b01 和设置 C4 DMX32位为1。由此产生的新的乘积因子 1464 的 DCO 输出（MCGOLK）为频率 48MHz。.当使用 32.768kHz 外部参考，如果可以在 32.768 kHz 参考频率时达到最大的高范围DCO 频率，设置C4DRST_DRS位为2b10 和设置C4 DMX32位为1。由此产生的新的乘积因子 2197 的 DCO 输出（MCGOLK）为频率 72MHz。.当使用

49、32.768kHz 外部参考，如果可以在 32.768 kHz 参考频率时达到最大的高范围DCO 频率，设置C4DRST_DRS位为2b00 和设置C4 DMX32位为1。由此产生的新的乘积因子 2929 的 DCO 输出（MCGOLK）为频率 96MHz。5.等待 FLL 锁存时间以保证 FLL 在 C4DRST_DRS和 C4DMAX32编程频率下运行。为了从 FEI 时钟模式转换为 FBI 时钟模式，按照以下操作：1.将C1 寄存器的C1CLKS位改为 2b01 这样选择系统时钟源作为参考时钟。等待 MCG 状态及汛期 SCLKS位改变为 2b01，表明已经选择了合适的参考时钟。向 C2

50、 寄存器写入以决定 IRCS 输出（IRCSCLK）频率范围。.默认情况，C2IRCS清零，选择的 IRCS 输出时钟为慢速参考时钟（32kHz IRC）。如果需要的是快速 IRC，将 C2IRCS置为 1 这样 IRCS 输出频率为 2MHz。24.5.2 使用 32.768kHz 参考在 FEE 和 FBE 模式，如果使用 32.768kHz 外部参考，默认的 FLL 乘积因子 为 640 ， DCO 输出频率（ MCGFLLCLK ） 为在低范围的 20.97MHz。如果 C4DRST_DRS位被设置为 2b01，乘积因子翻了一番，达到 1280，由此产生的 DCO 输出频率为在中低范围

51、的 41.94MHz。如果 C4 的DRST_DRS位被设置为 2b10，乘积因子设置为 1920，由此产生的 DCO 输出频率为中高范围的 62.91 MHz。如果 C4DRST_DRS位被设置为 2b11，乘积因子设置为 2560，以及由此产生的DCO 输出频率为高范围的 83.89MHz。在 FBI 和 FEI 模式，不建议设置 C4 DMX32位。如果调整参考频率到32.768kHz 以上，更大的 FLL 的乘积因子有可能推动单片机系统时钟从而损坏部件。24.5.3 MCG 模式转换在 MCG 的模式之间转换时，某些配置位必须改变，以正确地从一种模式到另一个。任何时间这些位的改变（C6

52、PLLS，C1IREFS，C1CLKS和C2IRCS，或 C2EREFS），在 MCG 状态寄存器（PLLST，IREFST，CLKST，IRCST，或 OSCINIT）的相应位在转换到应用之前必须被检查。此外，必须，以确保参考时钟分频器（C1FRDIV和 C5PRDIV）设置模式被切换到正常。例如，在 PEE 模式，如果使用 4 MHz 晶振，C5PRDIV必须设置为 2b000（1 分频）或 2b001（2 分频），以达到外部参考下降到 2 至 4MHz的频率要求。在 FBE，FEE，FBI 和 FEI 模式，在任何时候，应用程序通过 C4 DRST_DRS位让 FLL 乘积因子在 640

53、，1280，1920 和 2560 之间切换。如果 C2LP=1， C4DRST_DRS位写入将被忽略。该表显示使用 C1FRDIV，C5PRDIV，和 C6VDIV设置每一个时钟模式时 MCGOUT 频率的计算值。表 24-15 MCG 频率计算值选择fMCGOUT1时钟模式注意FEI（FLL忙碌）（f *F）复位后 fMCGOUT=20MHzfext/FLL_R 必须在 31.25kHz 到39.0625kHz 范围内FEE（FLL 外碌）(f /FLL_R)*Fextfext/FLL_R 必须在 31.25kHz 到39.0625kHz 范围内FBE（FLL 外部旁路）fextFBI（F

54、LL旁路）ff =32kHzfext/PLL_R 必须在 2MHz 到 4MHz范围内FEE（PLL 外碌）(f /PLL_R)*Mextfext/PLL_R 必须在 2MHz 到 4MHz范围内PBE（PLL 外部旁路）fextBLPI（旁路低功耗）fBLPE（外部旁路低功耗）fext1.FLL_R 是参考分配器的 C1FRDIV 位选择的，PLL_R 是参考分配器 C5PRDIV位选择的，F 是 C4DRST_DRS和 C4DMX32位选中的 FLL 因子， M 为 C6 VDIV位选择的乘积因子。本节将包括 3 个模式切换的例子，使用的是 4 MHz 的外部晶振。如果使用外部时钟源2MH

55、z，MCG 不应该配置为任何 PLL 模式（PEE 的和 PBE）。24.5.3.1 示例 1:从 FEI 转换到PEE 模式：外部晶振=4MHz，MCGOUT频率=48MHz在这个例子中，MCG 将通过适当的操作由 FEI 转换到 PEE 模式，实现了由 4 MHz 的外部晶振得到 48MHz MCGOUT 频率。首先，进行代码顺序说明。然后，将包括一个说明顺序的流程图。1.首先，FEI 必须过渡到 FBE 模式：a. C2= 0 x1C（2b00011100）.因为 4MHz 的频率属于高频率范围，C2RANGE设置为 2b01.C2HGO设为 1 以配置晶振来进行高增益操作。.因为正在使

56、用的晶振，C2EREFS设置为 1， b. C1 = 0 x90（2b10010000）. C1CLKS设置为 2b10，以便选择作为系统时钟源的外部参考时钟. C1FRDIV设置为 2b010，或 128 分频因为 4MHz/128=31.25kHz 在由 FLL要求的 31.25 kHz 至 39.0625 kHz 频率范围内。. C1IREFS清除为 0，选择外部参考时钟和外部晶振。循环直到SOSCINIT为1，表明由C2EREFS选择的晶振已经被初始化。循环直到 SIREFST为 0，表明外部参考是当前参考时钟源。循环直到 SCLKST为 2b10，表明选择外部参考时钟提供给 MCG。

57、然后配置 C5PRDIV产生正确的 PLL 参考频率a. C5= 0 x01（2b00000001）. PRDIV设置为 2b001,或者 2 分频导致PLL 参考频率为 4MHz/2=2MHz。然后，FBE 必须直接转换为PBE 模式或者先经过BLPE 模式再转换位PBE模式a.BLPE：如果需要通过 BLPE 模式的转变，首先设置 C2LP为 1。 b.BLPE/PBE: C6 = 0 x40（2b01000000）. 的 C6PLLS设置为 1，选择 PLL。这时 C1PRDIV值为 2b001，PLL 参考分频器位 2 分频（ 参考 PLL 外部参考分频因子表）， 导致参考频率为 4M

58、Hz/2=2MHz。在 BLPE 模式，为在 PBE 模式下准备 MCG 改变 C6PLLS。.C6VDIV设置为 2b0000,或者乘以 24 因为 2MHz 参考*24=48MHz，在 BLPE 模式，因为 PLL 被关闭，VDIV 位配置无关紧要。只有在 PBE 模式设置了 PLL 乘积因子的值才能改变它们。BLPE：如果通过 BLPE 模式转换，清空 C2LP为 0 切换到 PBE 模式。PBE：循环直到 SPLLST被设置，表明 PLL 是当前 PLLS 时钟源。PBE：循环直到 SLOCK被设置，表明 PLL 要求锁存。4. 最后，PBE 模式转换成 PEE 模式a.C1 = 0 x10（2b00010000）. C1CLKS设置为 2b00 以选择作为系统时钟源的 PLL 输出。b.循环直到 SCLKST设置为 2b11,表明在当前时钟模式 PLL 输出被选择为提供 MCGOUT。.现在，PRDIV2 分频，C6VDIV乘以 24，MCGOUT=(4MHz/2)*24=48MHz图 24-13 晶振 4MHz 时从FEI 到 PEE 转换的流程