半导体数字集成电路测试技术概要

1、数字类集成电路测试探讨集成電路測試基本原理簡介認識半導體測試設備半導體測試术語PMU對於OPEN/SHORT測試方式DC測試參數的方式FUNCTIONAL 測試參數方式測試成本挑戰與趨勢認識半導體測試設備1.晶圆（Wafers）-晶片（Dice）-封装（Packages）2.自动测试设备（ATE）的总体认识3.负载板（Loadboards）、探测机（Probers）、 机械手（Handlers）和温度控制单元（Temperature units）4.模拟、数字和存储器测试每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验

2、证。在一个Die封装之后，需要经过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT测试）或“Package test”。商业用途（民品）芯片通常会经过0、25和75条件下的测试，而军事用途（军品）芯片则需要经过 -55、25和125。 測试系统用来验证一片晶圆上的某个独立的Die的正确与否，需要用ProbeCard来实现测试系统和Die之间物理的和电气的连接，而ProbeCard和测试系统内部的测试仪之间的连接则通过一种叫做“Load board” 在CP测试中，Load board和Probe card一起使用构成回路使电信号得以在测试系统和Die之间传输,当Di

3、e封装出来后，它们还要经过FT测试，这种封装后的测试需要手工将一个个这些独立的电路放入负载板（Load board）上的插座（Socket）里，这叫手工测试（hand test）或是和一种快速进行FT测试的方法是使用自动化的机械手（Handler）.1.儲存類測試機2.模拟器件測試機3.混合訊號測試機4.數字測試系統低端的测试机被用来测试低价格或者低性能的低端产品，通常是些管脚少、复杂度低的器件；一般运行于低于20MHz的时钟频率，且只能存储少量的测试向量；用于小规模（SSI）或中规模（MSI）集成电路的测试。高端的测试机则是速度非常快（时钟频率高）、测试通道非常多的测试系统；时钟频率通常会达

4、到400MHz，并能提供1024个测试通道；拥有高精度的时钟源和百万bit位的向量存储器。它们被用于验证新的超大规模（VLSI）集成电路，但是昂贵的成本阻碍了他们用于生产测试。而半导体测试工业普遍使用的是中高端的测试设备，它们拥有较好的性价比，在对测试成本非常敏感的半导体测试行业，这无疑是非常重要的。这类测试设备多运行在50-100MHz，提供256个测试通道，通常带有一些可选的配置。數字測試系統 半導體測試術語1 DUT需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”）。数字电路期间的引脚分为“信号”、“电源”和“地”三部分。信号脚，包括输

5、入、输出、三态和双向四类，输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1”电平。输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。双向：拥有输入、输出功能并能达到高阻态的管脚。 电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。 VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。GND：地，

6、连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为GND。2.測試程序测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，称为“分Bin”. 举个例子，一个微处理器，如

7、果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。程序还要有控制外围测试设备比如 Handler 和 Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或設備工程师，用于良率(Yield)分析和控制。 3.測試程序用途Wafer Test 测试晶圆Package Test FT测试Quality Assurance Test 质量保证测试 4

8、.測試系統1.DC子系统包含有DPS（Device Power Supplies，器件供电单元） DPS为被测器件的电源管脚提供电压和电流；2.RVS为系统内部管脚测试单元的驱动和比较电路提供逻辑0和逻辑1电平提供参考电 压，这些电压设置包括：VIL、VIH、VOL和VOH。3.这里先提及一个概念，“tester pin”，也叫做“tester channel”，它是一种探针，和Loadboard背面的Pad接触为被测器件的管脚提供信号。当测试机的pins共享某一资源，比如RVS，则此资源称为“Shared Resource”。PMU（精密测量单元，Precision Measurement

9、Unit）电路以进行精确的DC参数测试，一些系统的PMU也是per pin结构，安装在测试头（Test Head）中。4.高速的存储器称为“pattern memory”去存储测试向量（pattern）。Test pattern实际上它就是一个二维的真值表稱测试向量”描绘了器件设计所期望的一系列逻辑功能的输入输出的状态，测试系统从pattern memory中读取输入信号或者叫驱动信号（Drive）的pattern状态，通过tester pin输送给待测器件的相应管脚；再从器件输出管脚读取相应信号的状态，与pattern中相应的输出信号或者叫期望（Expect）信号进行比较。5.Timing分

10、区存储有功能测试需要用到的格式、掩盖（mask）和时序设置等数据和信息，信号格式（波形）和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点。Timing分区从pattern memory那里接收激励状态（“0”或者“1”），结合时序及信号格式等信息，生成格式化的数据送给电路的驱动部分，进而输送给待测器件。6.Special Tester Options部分包含一些可配置的特殊功能，如向量生成器、存储器测试，或者模拟电路测试所需要的特殊的硬件结构7.The System Clocks为测试系统提供同步的时钟信号，这些信号通常运行在比功能测试要高得多的频率范围.特別分析功能性PMU（Pr

11、ecision Measurement Unit，精密测量单元）用于精确的DC参数测量，它能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生的电流。驱动模式和测量模式（Force and Measurement Modes）在对PMU进行编程时，驱动功能可选择为电压或电流：如果选择了电流，则测量模式自动被设置成电压；反之，如果选择了电压，则测量模式自动被设置成电流。一旦选择了驱动功能，则相应的数值必须同时被设置。驱动线路和感知线路（Force and Sense Lines） 为了提升PMU驱动电压的精确度，常使用4条线路的结构：两条驱动线路传输电流，另两条感知线路监测（DUT）的电

12、压。这缘于欧姆定律，大家知道，任何线路都有电阻，当电流流经线路会在其两端产生压降，这样我们给到DUT端的电压往往小于我们在程序中设置的参数。量程设置（Range Settings）边界设置（Limit Settings）钳制设置（Clamp Settings）图显示PMU驱动5.0V电压施加到250ohm负载的情况，在实际的测试中，DUT是阻抗性负载，从欧姆定律I=V/R我们知道，其上将会通过20mA的电流。器件的规格书可能定义可接受的最大电流为25mA，这就意味着我们程序中此电流上限边界将会被设置为25mA， 而钳制电流可以设置为30mA五、管脚电路管脚电路（叫PinCard、PECard）

13、是测试系统资源部和待测期间之间的接口，它给DUT提供输入信号并接收待测器件的输出信号。l提供输入信号的驱动电路 l 驱动转换及电流负载的输入输出切换开关电路l 检验输出电平的电压比较电路 l与PMU的连接电路（点）l可编程的电流负载l 用于高速电流测试的附加电路 lPer pin 的PMU结构1.驱动单元（The Driver）2.电流负载单元（Current Load）3.电压比较单元（Voltage Receiver）4.PMU连接点（PMU Connection）5.高速电流比较单元（High Speed Current Comparators）6.测试开发基本规则第三章PMU開路短路測

14、試 开短路测试（Open-Short Test），测试的目的和方法一.测试目的Open-Short Test也称为Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。二测试方法基于PMU的Open-Short测试是一种串行

15、（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT管脚，并驱动电流顺着偏置方向经过管脚的保护二极管 一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V当一个Open的管脚

16、被测试到，它的测试结果将会是3V。当然，Open-Short也可以使用功能测试（Functional Test）来进行。 poweron(bs) stbm(2MS); ifvm(100 UA, c3); limit(0.2V, 1.5V, r2); clp(4V); mpin(1-8 11-18); mtest(1, fbin2); ifvm(-100 UA, c3); limit(-1.5V, -0.2V, r2); mpin(1-8 11-18 ); mtest(1, fbin2);测试下方连接到地的二极管，用PMU抽取大约-100uA的反向电流；设置电压下限为-1.5V，低于-1.5V（

17、如-3V）为开路；设置电压上限为-0.2V，高于-0.2V（如-0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚如VDD和VSS.测试上方连接到电源的二极管，用PMU驱动大约100uA的正向电流；设置电压上限为1.5V，高于1.5V（如3V）为开路；设置电压下限为0.2V，低于0.2V（如0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚如VDD和VSS.第四章 DC測試參數的方式DC参数测试 n 欧姆定律等基础知识 n DC测试的各种方法 n 各种DC测试的实现 n 各类测试方法的优缺点 基本术语 Hot Switchin

18、g热切换Latch-up 闩锁效应Binning是一个按照芯片测试结果进行自动分类的过程。在测试程序中，通常有两种Binning的方式hard binning和soft binning. Hard binning Bin# 类别 01 100MHz下良品 02 75MHz下良品 10 Open-Short测试不良品 11 整体IDD测试不良品 12 整体功能测试不良品 13 75MHz功能测试不良品 14 功能测试VIL/VIH不良品 15 DC测试VOL/VOH不良品 16 动态/静态IDD测试不良品 17 IIL/IIH漏电流测试不良品 DC测试与隐藏电阻 1.DC测试或验证都是通过驱动电

19、流测量电压或者驱动电压测量电流实现的，其实质是测量电路中硅介质产生的电阻值。当测试模式为驱动电流时，测量到的电压为这部分电阻上产生的电压；与之相似，驱动电压时，测量到的电流为这部分电阻消耗的电流。 2.按照器件规格书来设计半导体电路，基本上每条半导体通路的导通电压、电路电阻等详细的参数都已规定；整体传导率也可能随着器件不同的功能状态而改变，而处于全导通、半导通和不导通的状态。 3.在DC参数测试中欧姆定律用于计算所测试的电阻值，验证或调试DC测试时，我们可以将待测的电路看作电阻来排除可能存在的缺陷，通过驱动和测量得到的电压和电流值可以计算出这个假设电阻的阻抗。Parameter Descrip

20、tion Test Conditions Min Max Unit VOL Output Low Voltage VDD=Min, IOL=8.0mA 0.4 V 例如:VOL=0.4V，IOL=8.0mA 输出电路驱动逻辑0时在输出8mA电流情况下其上的电压不能高于0.4V这样一个规则。计算器件管脚上拥有的输出电阻V=IR,R=50ohm其输出电阻不能高于50ohm 。DC参数测试-VOH/IOHVOH指器件输出逻辑1时输出管脚上需要保证的最低电压（输出电平的最小值）；IOH指器件输出逻辑1时输出管脚上的负载电流（为拉电流）。测试目的 VOH/IOH测试实际上测量的是输出管脚在输出逻辑1时的

21、电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOH条件下提供所定义的IOH电流。 阻抗计算 VOH测试检验了器件当输出逻辑1时输出管脚输送电流的能力，另一种检验这种能力的途径则是测量逻辑1状态时输出端口的阻抗。如图施加在等效电路中电阻上的压降为E=4.75-2.4=2.35V，I=5.2mA，则R=E/I=452ohm，那么此输出端口的阻抗低于452ohm时，器件合格。註:1）使用VDDmin作为此测试最差情形； 2）IOH是拉出的电流，对测试机来说它是负电流；3）测试时需要设置电压钳制。Parameter Description Test Conditions Min Max Uni

22、t VOH Output High Voltage VDD=4.75V, IOH= -5.2mA 2.4 V DC参数测试-VOL/IOLVOL指器件输出逻辑0时输出管脚上需要压制的最高电压（输出电平的最大值）；IOL指器件输出逻辑0时输出管脚上的负载电流（为灌电流）。测试目的 VOL/IOL测试实际上测量的是输出管脚在输出逻辑0时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOL条件下吸收所定义的IOL电流。 Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=4.75V, IO

23、L= 8.0mA 0.4 V 阻抗计算 VOL测试检验了器件当输出逻辑0时输出管脚吸收电流的能力，另一种检验这种能力的途径则是测量逻辑0状态时输出端口的阻抗。如图4施加在等效电路中电阻上的压降为E=VOL-VSS=0.4V，I=8mA，则R=E/I=50ohm，那么此输出端口的阻抗低于50ohm时，器件合格 註: 1）使用VDDmin作为此测试最差情形； 2）IOL是灌入的电流，对测试机来说它是正电流； 3）测试时需要设置电压钳制。 DC参数测试-Gross IDDIDD的定义包括流过Drain to Drain（CMOS D极）的电流；Drain to GND的电流Drain的leakage

24、电流等等。普遍认为最符合实际的定义应该是：IDD的测试分动态和静态两种电流，动态IDD是器件在正常工作时，Drain对GND的漏电流，静态IDD是器件在静态时Drain对GND的漏电流。 理论讲Drain对Source是高阻的状态，如图在D-S没有正向偏置，G-S反向偏置，导电沟道打开后，D到S才会有电流的流过，但实际上由于自由电子的存在，自由电子的附着在SiO2和N+，导致D-S有漏电流，此漏电流就是IDD。在COMS电路中称为IDD， 这里我们先讲讲器件上的IDD之和Gross IDD，它的意义在于在Open-Short测试之后，尽早地挑选出功耗较大的电路，因为功耗较大意味着器件存在结构缺

25、陷，或者已经损坏。一般说来，器件的Gross IDD越大，其功耗越大。 Gross IDD测试方法Gross IDD测试在CP测试中肯定存在，在FT测试中也可能包含，它测量的是流入VDD管脚的电流。Reset器件或者将所有的输入管脚设置为固定的状态低或者高，VIL设置为0V，VIH设置为VDD；所有的输出管脚与负载断开输出电流会增加IDD的测量值从而引起误判。其次，正确地并且尽可能简单地预处理相应的功能，使器件进入稳定的状态。接下来就是测量进入器件的整体供电电流了，电流超出界限则表示功耗过大、器件失效，直接退出测试并被丢弃。 初次开发时，如果发现IDD测试很大，建议用万用电表测量没有放IC时，

26、测试socket 上电源到地的电阻，如果电阻比较小，说明你焊接可能导致有些虚短，要查下电路；其次在电源端加上VDD，看是否电压有被拉下的情况。还有通常VDD pin 会放置bypass电容，电容的作用是滤波，滤掉高频的成分，但是电容有时也会影响IDD的测试，比如电容被击穿，电容过大但DELAY时间给的不够，导致电压在没有上升到VDD的时候进行测量。还有IC与测试座接触不好的时候，也会导致IDD较大。 阻抗计算 Gross IDD测量的是器件VDD和地之间的总的阻抗，例如VDD定义在5.25V、IDD上限限制在45mA，则我们通过欧姆定律就可以知道器件所允许的最小阻抗。如图4-9的等效电路，我们

27、可以知道边界情况相当于测试了一个117ohm的电阻。 1. 电流在正常范围，测试通过； 2. 电流高于上限，测试不通过； 3. 电流低于下限，测试不通过 備註:当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。 注：0电流在datalogger中可能显示的不是0.0，对于不同的量程，有着相应的分辨率，

28、如对于20mA的量程，它的0电流显示在datalogger上也许就是0.01mA DC参数测试-Static IDDIDD Static Current 静态指器件处于非活动状态，IDD静态电流就是指器件静态时Drain到GND消耗的漏电流。静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试格外重要。下表是一个静态电流参数的例子： Parameter Description Test Conditions Min MaxUnits IDD Static PowerSupply Current VDD=5.25V Input=

29、VDD Iout=0 +22uA 测试方法 静态IDD也是测量流入VDD管脚的总电流，与Gross IDD不同的是，它是在运行一定的测试向量将器件预处理为已知的状态后进行，典型的测试条件是器件进入低功耗状态。测试时，器件保持在低功耗装态下，去测量流入VDD的电流，再将测量值与规格书中定义的参数对比，判断测试通过与否。VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置 图.静态电流测试 阻抗计算 静态电流测试实际上测量的也是器件VDD和GND之间的阻抗，当VDD电压定义在5.25V、IDD上限定义在22uA，根据欧姆定律我们能得到可接受的最小阻

30、抗，如图最小的阻抗应该是238.636欧姆。 故障寻找 静态电流测试的故障寻找和Gross IDD大同小异，datalog中的测试结果也无非三种： 1. 电流在正常范围，测试通过； 2. 电流高于上限，测试不通过； 3. 电流低于下限，测试不通过。 Datalog of: Static IDD Current using the PMUPin Force/rng Meas/rng Min Max Result VDD1 5.25V/10V 19.20uA/25uA -1uA +22uA PASS 在单颗DUT上重复测试时，静态电流测试的结果应该保持一致性，且将DUT拿开再放回重测的结果也应该是

31、一致和稳定的。DC参数测试-IDDQ & Dynamic IDDIDDQ IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。IDDQ测试目的是测量逻辑状态验证时的静止（稳定不变）的电流，并与标准静态电流相比较以提升测试覆盖率。IDDQ测试运行一组静态IDD测试的功能序列，在功能序列内部的各个独立的断点，进行6-12次独立的电流测量。测试序列的目标是，在每个断点验证验证总的IDD电流时，尽可能多地将内部逻辑门进行开-关的切换 .*IDD Dynamic Current 动态指器件处于活动状态，IDD动态电流就是指器件活动状态时Drain到GND消耗的电流。动态电流的测试目的

32、是确保器件工作状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试也是很重要的。下表是一个动态电流参数的例子 .Parameter Description Test Conditions Min MaxUnits IDD Dynamic PowerSupply Current VDD=5.25V f=fMAX=66MHz18mA 测试方法 动态IDD也是测量流入VDD管脚的总电流，通常由PMU或DPS在器件于最高工作频率下运行一段连续的测试向量时实施，测量结果与规格书中定义的参数对比，判断测试通过与否。与静态IDD测试相似，VIL、VIH、VDD、向量序列和输

33、出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置。 图动态电流测试 阻抗计算 动态电流测试实际上测量的是器件全速运行时VDD和GND之间的阻抗，当VDD电压定义在5.25 V、IDD上限定义在18mA，根据欧姆定律我们能得到可接受的最小阻抗，如图最小的阻抗应该是292欧姆。 故障寻找 动态电流测试的故障寻找和Gross IDD也是大同小异，datalog中的测试结果也无非三种： 1.电流在正常范围，测试通过； 2.电流高于上限，测试不通过； 3.电流低于下限，测试不通过。 当测试不通过的情况发生，找非器件的原因：将器件从socket上拿走，运行测试程序空跑一次，和GrossI

34、DD及静态IDD一样，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，例一步步找出测试硬件，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度DC参数测试- IIL / IIHParameter Description Test Conditions Min MaxUnits IIL，IIHInput Load Current VDD=5.25V VssVinVDD-1010uA IIL是驱动低电平（L）时的输入（I）电流（I），IIH则是驱动高电平（H）时的输入（I）电流（I）。下表是256 x

35、4静态RAM的IIL/IIH参数说明： 测试目的 IIL测试测量的是输入管脚到到VDD的阻抗，IIH测量的则是输入管脚到VSS的阻抗。此项测试确保输入阻抗满足参数设计要求，并保证输入端不会吸收高于器件规格书定义的IIL/IIH电流。另外，这也是验证和发现COMS工艺制程中是否存在问题的好方法。 串行（静态）测试法 进行IIL测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver施加VIH预处理为逻辑1状态；接着通过切换将DC测量装置（如PMU）连接到待测的管脚，驱动低电平输入，测量其电流并与期间规格书中定义的IIL边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复

36、直到所有的输入管脚均完成测试 进行IIH测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver施加VIL预处理为逻辑0状态；接着通过切换将PMU连接到待测的管脚，驱动高电平输入，测量其电流并与期间规格书中定义的IIH边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复知道所有的输入管脚均完成测试。与IIL不同之处在于，IIH测试要求电压钳制，测试时要确认VDD、Vin及IIL/IIH limit等的设置正确。 *在对某个管脚进行测试时，IIL测试和IIH 测试是交替而独立进行的，先驱动低电平测量电流，再驱动高电平测量电流，然后管脚在下一个管脚测试前恢复为最初的状态。

37、*串行静态测试的优点在于，可以单独地每一个管脚上的电流；另外，因为被测的管脚与其它输入管脚接受的电平不一样，故管脚与管脚之间的漏电流路径都会显现。缺点也是有的，那就是测试时间的增加。備註:对于一些类型的DUT，将所有输入设置为低或者高也许会引起一些问题，如将器件带入未知状态，这需要事先对待测器件的功能真值表进行确认。还要注意的是，其他双向IO管脚在进行IIL/IIH测试时可能会意外打开，如果这些引脚由测试机驱动，高的IDD电流可能引起DUT内部供电电压低于输入测试电压，以便输入保护装置吸收多出的电流；如果DUT是CMOS工艺，就算这些双向IO管脚处于悬空状态，依然有高电流产生的可能。解决方法是

38、，在这些管脚上加上输出负载，把它们固定成逻辑1或逻辑0电平，这样即使它们打开了，电流也被负载电路给限制了阻抗计算 当管脚上施加的是VDD电平，IIL/IIH测试实际上测量的是此管脚到VSS的阻抗；相反，当管脚上施加的是VSS电平，IIL/IIH测试实际上测量的则是此管脚到VDD的阻抗。通过施加电压测量电流，我们可以根据欧姆定律计算出其输入阻抗。器件的规格书定义了输入管脚施加VDDmax电压下允许流入管脚的最大电流，从中我们可以得出器件必需具备的最小输入阻抗。如图情况下，输入阻抗必须大于525Kohm测试才会通过。 并行测试法 有些测试系统拥有per pin PMU的架构，这允许它进行并行的漏电

39、流测试。所谓并行就是所有的输入管脚同时而独立地施加电压并进行电流测量驱动逻辑1到所有的输入管脚，同时测量它们的电流；接着驱动逻辑0到所有的输入管脚，再去测量它们的电流。测量的结果与程序中设定的边界相比较以判断器件通过与否。 并行漏电流测试的优点在于其速度快，所有的待测管脚同一时间测试完毕，节省了大量测试时间。缺点有二，一是因为所有管脚同时施加相同的电平，管脚间的漏电流难以发现；二是要求测试机拥有per pin PMU结构，增加了硬件成本。 集体测试法 部分测试系统能够进行集体漏电流测试（群测），就是单个的PMU连接到所有的输入管脚，在同一时间测量整体的电流：驱动所有输入管脚到逻辑1点平，测量总

40、电流；再驱动所有输入管脚到逻辑0点平，测量总电流。测量的结果与程序中设定的边界相比较以判断器件通过与否。 集体测试法的电流边界是基于器件规格书中的单独管脚的限定而设置的，如求和。如果实际测量的电流值，则我们通常需要按照前面介绍的串行/静态测试法对每个管脚进行独立的测试。群测法对COMS器件的测试效果较好，因为COMS器件的输入阻抗较高，通常我们测得的都是0电流，如果有异常，表现很明显。部分情况下不能使用群测法，如有特定低阻抗的输入管脚，外接上拉、下拉等情况，它们消耗的电流必然较大。 群测法的优点自不必说，能在短时间内迅速地进行漏电流的测试而不必强调per pin PMU结构，算是融合了串行和并

41、行各自的优点；但是有缺点也是必然的：测试对象有限，只能运用于高输入阻抗的器件；单独管脚的漏电流无法知道；出现fail的情况必须用串行/静态测试法重新测试。第四章.DC参数测试- Resistive Input & Output Fanout输入结构高阻/上拉/下拉 一些特定类型的输入管脚会有上拉、下拉或其他的阻抗性关联电路，器件的规格书中可能会定义其电流的范围，例如80pA到120uA，此范围表明设计人员对这个管脚在规格书中规定的条件下的电流值期望在100uA左右。既然每个管脚可能吸收的电流不尽相同，那么就要对他们进行独立测试，集中测试法就不能在这里使用了，推荐的是并行测试法，有效而迅速。阻抗

42、性输入也可能影响器件的IDD电流，这取决于每个输入管脚上施加的电平。CMOS电路输入类型输出扇出 扇出指的是器件单个的输出管脚驱动（或控制）下游与之连接的多个输入管脚的能力，其根本还是输出电压和电流的参数。 前面我们单独地说了些输入和输出的一些参数，如IIL/IIH、VOL/IOL、VOH/IOH，现在我们来看看应用电路的设计工程师如何使用这些参数。图4-20显示了器件输入和输出各项参数的关系。在大多数的应用中，各种各样的芯片通过直接的互联完成相互间的通信，这意味着器件的某个输出管脚将会连接到一个或几个其他器件的一个或多个输入管脚。 需要将一系列的器件运用于同一个系统的应用工程师需要知道每个输

43、入管脚的电压和电流要求以及每个输出管脚的电压和电流驱动能力，这些信息在器件的规格书中会定义，我们测试程序要做的就是提供合适的测试条件，测试器件以保证满足这些已经公布的参数的要求。上面是规格书的例子： Parameter Description Test Conditions Min MaxUnits VOH Output HIGH Voltage VCC = 4.75V, IOH = -2.6mA 2.4 V VOL Output LOW Voltage VCC = 4.75V, IOL = 24.0mA 0.4V IIL Input Low Load Current Vin = 0.4V -

44、800 A IIH Input High Load Current Vin = 2.4V 150A TTL和CMOS电路的扇出是不同的，多数CMOS电路拥有高阻抗的输入结构，其扇出实际上是不受限制的，换句话说，只要时间上足够，一个CMOS的输出能驱动任意多的CMOS的输入。CMOS的输入如同电容，越多的输入连到一起，电容值越大。驱动这个大“电容”的前端的输出就需要足够的时间对其进行冲放电逻辑0到1的转换时，充电将电平拉高至VIH；1到0的转换时，则放电将电平拉低至VIL。同样，在测试时器件的输出要克服测试系统输入通道上的寄生电容。第四章.DC参数测试- High Impedance Curre

45、nts, IOZH/IOZL高阻电流（High Impedance Currents, IOZH/IOZL） IOZL指的是当一个低电平（L）施加在一个处于高阻态（Z）的输出管脚（O）上，管脚上产生的漏电流（I）；与之相似，IOZH指的是当一个高电平（H）施加在一个处于高阻态（Z）的输出管脚（O）上，管脚上产生的漏电流（I）。 测试目的 IOZ测试的目的是确保器件输出管脚被预置为高阻态时，其输出阻抗足够高，或者说管脚能处于“关闭”状态。IOZL测试测量的是处于高阻态时输出管脚到VDD的阻抗，IOZH测试测量的则是输出管脚到GND的阻抗。它们实质上是确定输出管脚关闭时的阻抗满足设计要求，以保证管

46、脚上不会产生高于规格书定义的漏电流。这也是发现CMOS器件制程缺陷的好方法。下表是IOZ定义的例子： Parameter Description Test Conditions Min MaxUnits IOZ Output Current High-Z VSS , Vout VDD = 5.25V Output Disabled -2.0 +2.0 uA 测试方法 1、 串行/静态测试法实施IOZ测试时，施加VDD，运行将器件管脚预处理到高阻态的向量。DC测试系统（如PMU）依次驱动高电平和低电平到某个待测管脚，测量电流值，然后将测量值与规格书中的边界值相比较，并判断测试通过与否。此过程不断

47、重复直到所有的高阻态管脚均测试完毕。测试时确定VDD、VOZ（voltage applied to the output）施加正确，并检查程序中电流边界设定正确与否；此项测试要求设定电流钳制。 与之前的DC类测试相似，串行测试法的优点在于能够独立测试每个管脚，缺点也是测试时间的问题。 2、 并行测试法 一些测试系统拥有并行DC测试的能力，如per pin PMU结构的测试系统，用它们进行IOZ测试则简单的多：施加VDD，运行预处理向量，先向所有的待测管脚同时施加低（或高）电平，测量电流值，并将测量值与规格书定义的测试边界相比较，判断测试通过与否；再同时施加高（或低）电平，重复上一操作。 优缺点

48、相信大家都清楚：节省了测试时间，但是测试系统本身成本高 注：a. 之前提到的集体测试法不能运用于IOZ测试。 b. 测试前仔细阅读相关文档，确定哪些管脚需要测试。 c. VDD施加VDDmax ；施加到管脚的电平，高对应VDDmax，低对应0V 阻抗计算 前面说过，IOZ测试的实质是测量高阻态下的输出管脚的相关阻抗。由欧姆定律R=V/I可知，图中的最小阻抗为2.625Mohm，当实际阻抗低于此值，测试将会fail. 一般来说，CMOS器件的输出阻抗范围在20M-50Mohm之间，因此高阻态下的输出阻抗会更高，基本上远远高于器件规格书中的定义值。当测试不通过的情况发生，我们首先要找找非器件的原因

49、：将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，这和我们之前介绍的电流类测试是一致的。故障寻找 打开datalogger观察IOZ测量结果，测试某个器件后，其测试结果不外乎以下三种情况： 1 电流在正常范围，测试通过； 2. 电流高于上限或低于下限，测试不通过，但是电流在边界附近或在机台量程之内，偏差较小； 3. 电流高于上限或低于下限，测试不通过，且电流不在边界附近或在机台量程之外，偏差较大。第四章.DC参数测试- IOS test输出短路电流（output short ci

50、rcuit current） 输出短路电流（IOS），顾名思义，就是输出端口处于短路状态时的电流。下面是一款器件的规格书中关于IOS的部分： Parameter Description Test Conditions Min MaxUnits IOS Output Short Circuit Current Vout = 0VVDD = 5.25V *Short only 1 output at a time for no longer than 1 second -85 -30 mA 测试目的 IOS测试测量的是，器件的输出管脚输出逻辑1而又有0V电平施加在上面的时候，输出管脚的阻抗。此项测

51、试确保当器件工作在恶劣负载条件下其输出阻抗依然能满足设计要求，并且在输出短路条件下其电流能够控制在预先定义的范围内。这个电流表征器件管脚给一个容性负载充电时可提供的最大电流，并且此电流值可用于计算输出信号的上升时间。 测试方法 测试IOS，以VDDmax作为器件的VDD电压。首先对芯片进行预处理，使其待测的管脚均输出逻辑1。然后由DC测试单元（如PMU）施加0V电压到其中的某根单独的输出管脚，接着测量电流并将测量值与器件的规格书相比较，这一过程不断重复直到所有待测管脚测试完毕。器件规格书通常会标识管脚允许短路的最大时间以防止器件过热损毁，具体内容，注意规格书中相关环节中“*”、“Notes”、

52、“Maximum Ratings”等字样所给出的信息。 避免热切换 IOS测试要求细致的程序规划以避免惹切换。前面说过，器件输出被预处理为逻辑1，器件输出的电压将在VOH和VDD之间。一旦PMU驱动0V电压然后再短接到器件输出上，因为存在电压差，高电流将随之产生，热切换的问题也就随之而来。 正确的操作方法是，先设定PMU为电压测量模式，保持0电流，然后连接到待测的输出管脚，测量器件的VOH电压并记录。接着断开连接，设定PMU驱动输出刚才测量到的VOH电压。这样PMU与DUT输出端的电压就一样了，就可以安全地连接到一起，从而避免了热切换。连接到一起后，PMU再驱动0V电压，测量电流并比较测量值。

53、测量完毕后再恢复VOH电压并断开连接，接着将PMU连接到下一待测管脚，再驱动0V电压 阻抗计算 IOS测试实际上测量的是输出端处于短路状态下的相关阻抗。通过对输出管脚施加0V电压并测量电流，输出端的电阻通过欧姆定律可以计算得出。器件的规格书定义了可接受的电流范围，我们可以计算相应的阻抗条件，如下图。我们可以看到，输出能提供并能保证测试通过的最小阻抗值是61.7 ohm，低于此阻抗，电流超过上限，测试判为失效；最大阻抗值是175 ohm，高于此阻抗，电流低于下限，测试也判为失效。 第五章 General Test Items Discussion Functional Test(功能测试)Inp

54、utDriverDrive 0/1LocalMemoryTimingGeneratorFormatterVihVilComparator to Sequencerto decide Pass/FailDUTVohVolVDDVSSOutputVilVih1.Voltage Level4.Logic: 0/1/L/H/Z/X2.Timing: START / STOP / STROBE 3.Waveform Format: RTO/RTZ/SBC/NFSTART / STOPRTO / RTZ / SBC / NFJ K Q0 0 L0 1 H1 0 LCompare L / H / Z / XSTROBESET F 01011XXXSET F 01111HLHSET F 11000ZLXSET F 01011HLH : : :Down Load Compiled Pattern VohVolSTROBE输入输出波形示意图X axis: 20nS / DivY axis: 0.8V / DivT1 pattern: 1 0 1 0T2 pattern: H L H L Set FC 1 111111111XHHHHHHHH0; Set FC 1 101010101XHLHLHLHL0; Set FC 1 110101010XLHLHLHLH0;