海明码生成与校验电路的设计

1、沈阳航空航天大学课程设计报告-1-沈阳航空航天大学课程设计报告-1-目 录 TOC o 1-5 h z HYPERLINK l bookmark2 o Current Document 第1章总体设计方案1 HYPERLINK l bookmark4 o Current Document 1.1设计原理1 HYPERLINK l bookmark6 o Current Document 1.2设计思路1 HYPERLINK l bookmark8 o Current Document 1.3设计环境3 HYPERLINK l bookmark10 o Current Document 第2章详

2、细设计方案5 HYPERLINK l bookmark12 o Current Document 2.1顶层方案图的设计与实现 5 HYPERLINK l bookmark14 o Current Document 2.1.1创建顶层图形设计文件 5 HYPERLINK l bookmark16 o Current Document 2.1.2器件的选择与引脚锁定 5 HYPERLINK l bookmark18 o Current Document 2.1.3编译、综合、适配7 HYPERLINK l bookmark20 o Current Document 2.2功能模块的设计与实现7

3、HYPERLINK l bookmark22 o Current Document 2.2.1取补模块的设计与实现 7 HYPERLINK l bookmark24 o Current Document 2.2.2选择器模块的设计与实现 9 HYPERLINK l bookmark26 o Current Document 2.2.3乘数补码移位寄存器模块的设计与实现 12 HYPERLINK l bookmark28 o Current Document 2.2.4部分积移位寄存器模块的设计与实现 14 HYPERLINK l bookmark30 o Current Document 2.

4、2.5加法器模块的设计与实现 16 HYPERLINK l bookmark32 o Current Document 2.3仿真调试16 HYPERLINK l bookmark34 o Current Document 第3章 编程下载与硬件测试 19 HYPERLINK l bookmark36 o Current Document 3.1编程下载19 HYPERLINK l bookmark38 o Current Document 3.2硬件测试及结果分析19 HYPERLINK l bookmark40 o Current Document 参考文献21 HYPERLINK l b

5、ookmark48 o Current Document 附录（电路原理图）22沈阳航空航天大学课程设计报告- -沈阳航空航天大学课程设计报告- -沈阳航空航天大学课程设计报告-1-第1章总体设计方案1.1设计原理海明校验码是由理查得海明（Richard Hanmming）于1950年提出的，它不 仅具有检测错误的能力，同时还具有给出错误所在的准确位置的能力，这在通信 领域有着很广泛的应用。海明校验码是在数据中加入几个校验位，并把数据的每一个二进制位分配在 几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验组的值发生变化， 这不但可以发现出错，还能指出是哪一位出错，为自动纠错提供了证据。

6、海明码 能检测出2位错误，并能纠正1位错误。（1）数据位和校验位的关系假设校验位的个数为r,则它能表示2r个信息，用其中的一个信息指出 没有 错误”其余的2r-1个信息指出错误发生在哪一位。然而错误也可能发生在校验位， 因此只有k=2r-1-r个信息能用于纠正被传送数据的位数，也就是说要满足关系：2r=k+叶1（发现一位错）2r-1=k+r （发现与自动校正一位错，并发现两位错）数据位与校验位的对应关系K值最小的r值14451151226627577581208（2）海明码的编码规律若海明码的最高位号为 m,最低位号为1,即HmHm-1H2H1，贝U海明码的编 码规律通常是：i 1.校验位与数

7、据位之和为 m每个校验位P在海明码中被分在2的位置，其 余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。海明码的每一位H （包含数据位和校验位本身）由多个校验位校验，其关 系是被校验的每一位位号要等于校验它的各校验位的位号之和。这样安排的目的，是希望校验的结果能正确反映出出错位的位号1.2设计思路（一）海明码的生成：因为要求的是 8位的二进制数据，所以此处的k为8, 按照数据位和校验位的对应关系，r应为5,由于总校验位只是检测两位出错还是 一位出错，因此设计时不必考虑它的值，设r为4,故海明码的总位数为12,可表示为：H12 H1， 4个校验位 P4P1对应的海明码位号分别为：H8

8、/H4/H2/H1，贝U有如下排列关系：D8D7D6D5P4D4D3D2P3D1P2P1按照海明码的原理得出如下的表格:海明码位号数据位/校验位参与校验的校验位 位号被校验位的海明码 位号=校验位位号 之和H1P111=1H2P222=2H3D11,23=1+2H4P344=4H5D21,45=1+4H6D32,46=2+4H7D41,2,47=1+2+4H8P488=8H9D51,89=1+8H10D62,810=2+8H11D71,2,811=1+2+8H12D84,812=4+8P1=D1 D2 D4 D5 D7P2=D1 D3 D4 D6 D7P3=D2 D3 D4 D8P4=D5 D

9、6 D7 D8（二）海明码的校验:海明码校验函数(S函数)及校验过程 偶校验S1=P1 D1 D2 D4 D5 D7S2=P2 D1 D3 D4 D6 D7S3=P3 D2 D3 D4 D8S4=P4 D5 D6 D7 D8课程设计的要求为：采用自上而下的设计方法，顶层设计使用原理图设计输入方式； 底层设计输 入方式自行选定；课程设计的电路主要应包括：寄存器P函数发生器和门电路等。其中控制 信号可选用外部开关或VHDL语言以控制器方式实现，其他部分可以调用系统资 源库中的器件；数据位数由指导老师指定；对设计电路进行仿真并验证其正确性，仿真数据由指导老师给出；实现编程下载和硬件测试；独立设计调试

10、仿真下载和硬件测试并通过指导老师现场验收；撰写课程实验报告。课程设计的思路为：海明码的生成有着规律，通过其规律找出相同点1.3设计环境硬件环境?伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由 ?COP2000集成调试软件COP2000集成开发环境是为(2) EDA环境?Xilinx foundation f3.1 设计软件图 1.1 Xilinx foundation f3.1 设计平台Xilinx foundation f3.1是Xilinx公司主要的可编程器件开发工具，它可用来开发xilinx公司的Spar - tan ? Virtex ? XC 3 0 0

11、 0? XC 4 0 0 0? XC5 2 0 0 系列的FPGA芯片和XC 9 5 0 0系列的CPLD芯片。该平台功能强大，主要用于百万逻辑门级的设计和lGb/s的高速通信内核的设计。利用该系统可完成从设计构 想到比特流下载的全部过程。该平台以工程管理器为主界面，同时集成了Xilinx公司 以及其他公司的一些优秀软件。第2章详细设计万案2.1顶层方案图的设计与实现顶层方案图是2.1.1创建顶层图形设计文件顶层图形文件的设计实体 顶层图形文件结构如图2.1所示:L0C=P50LOC=P213 LQC-P103 LOC=P102 LOC=P101 LOC=P100 LOC=P97 LOC=P9

12、6 L0C=P95 LOC=P37 LOC=P86 LOC=P35 LOC=P34 LQC-P32 L0C=P81 LOC=P30 LOC=P47 LOC-P64 LOC=P&S LOC=P66 LOC=P70 L0C=P71 LOC=P72 LOC=P73 L0C=P&3 LOOP 帕 L0C=P46页貢JrIAA寅斎应页页T 3：页AT %直区寅页页T应直IA寅rr曲Y5化Y3V1SS它S1113I1Z6TlUfiB5I1D产I7E*30|E1口CUEZCLR.HWDCCZONGOPADQFDOf ADOPADOFADOPA0LOC=P1 47LOCPI 52LOCMP17&LOC=P1C

13、4LOC=P1S5LOC=P203LOCMP111LOC=P110图2.1顶层图形文件结构图2.1.2器件的选择与引脚锁定器件的选择由于硬件对应关系如表2.1所示:引脚锁定把顶层图形文件中的图形文件中的输入/输出信号XCV200芯片引脚信号GRDP50ZCLOCKP213FJWP47CLRP49VCCP48S1P80S2P81S3P82S4P84S5P85S6P86S7P87Y1P95Y2P96Y3P97Y4P100Y5P101Y6P102Y7P103E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表2.1信号和芯片引脚对应关系2.1.3编译、综合、适配利用Xi

14、linx foundation f3.1的原理图编辑器 2.2功能模块的设计与实现功能模块主要2.2.1取补模块的设计与实现进行求补的方法电路模块设计原理图。求乘数补码电路原理结构如图2.2所示，实际电路如图2.3所示&ell血* *Q2atdll图2.2电路模块逻辑框图41 A D 昭 :KORL5图2.3实际取补电路创建元件图形符号其元件图形符号如图2.4所示：XElE EOAlB1A2B2A3B3A4B4A5B5A6B6图2.4求乘数补码电路模块元件图形符号Xili nx功能仿真对创建的取补模块进行功能仿真，验证其功能的正确性，可用foundation f3.1编译器的Simulator

15、模块实现。仿真结果如图2.5所示:紳 Logiv S ru azc-Xil n-丁一li （丨-rm . ie-.-.er Z jFile Signal Wavefoirm Device Options Tools View Window Help龟1 明 勺| Furctional 创 ft |_tJ| O| |Ereak_J| 扁 | 忒 |n777T77rn ?uX=|C啊Jj = =cm | 亠苗加 |4 RLLLJJ500ns lus1. Sus 2us2. Sus 3us3. Bus4 - SulG”01 11111 p 1 111 1 I 11 p 11 1 1 11II 11

16、1 1 111 111 11111 1 1 1111 II 1 1 1 111 11 1 1111 1 1 11 H 1 1 1 1111 P1 111 n I 11 P11 1 1 11 11111 li n 11iiX ElX A6Le1 uiX A517&agkB接加法 器的已輸 入端图2.12部分积移位寄存器原理图(2)功能仿真对创建的寄存器模块进行功能仿真，验证其功能的正确性，可用Xili nxfoundation f3.1编译器的Simulator模块实现。仿真结果如图2.13所示:$195.S7.M$195 S6.、CsCs$195 3 .,CsSI95.S3.Cs$195.S2

17、.CsSI95.S1.C孚$195 SO.BF7，BF6BF5BF4BF3BF2 BF1,.LCsBF0OOOOOOO1111沈阳航空航天大学课程设计报告- -沈阳航空航天大学课程设计报告- -2.2.5加法器模块的设计与实现加法器模块是在系统提供的八位加法器（ADD8 ）的基础上，根据实际情况 改造而来。由于系统ADD8的输入输出的高低位与前几个模块的正好相反，所以 为了实现功能对ADD8进行了改装。改装后内部结构如图 2.14所示。图2.14改装后加法器内部结构图心亡 P二12.3仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。通过

18、多组数据进行仿真测试，分别对两个正数相乘，一个正数与一个负数相乘，两个负数相乘结果进行检验。(1)建立仿真波形文件及仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2. 3所示输入信号输出信号S1S7Y1 Y7CLRCLOCKFJWI0 17,113-18011101100001001000000001010101000000011,101100111101100001001000000001010101011111100,010100111101110001001000000001010101000000011,101100

19、表2.3仿真信号相关参数表(2)功能仿真结果与分析仿真结果分别如图2.15(a)、(b)、(c)所示(a)1013.511U13.S21013.53匚吗1013.54Ls阴莊Cs013.S6.CsXU13.S7Cs1013.?1.匸r1013.72匚!SiD13.T3.LS1013和i.Hi013.5CsiU13.?&.c=i013.?7LsDll.ZCUOCK.匚MrPl 3 TOLU13 .11U13.I2c013.13cU13.Hr013.15：. 013.U.LU13.17L013.113C013.112c013.111013 I10=LU13.HU13.I6.-(b)二IT13.S1

20、Cs-013 . 2 LsV13.SJ1D13.S4 3-IT13.S5匚EIH3 烝-013.S7-H13.71 ：ssria.YELSLun.?3.-V13.T4Cs:U1?.巧.CsL0il3.?6:-IT13.V7Cs1Ifn .ZELOCK.哙0U13.I0IT13.I1IT13.I2VI3.13 .QU13.I4(T13.I5.IT13.I6IT13.I?0013.I1HDI 3.112DI 3.Illiri3.noV13.190(T13.I8 (c)图2.15功能仿真波形结果由表2.3和图2.15所示信息对比可知，多组仿真都完全正确，说明本设计能 实现补码一位乘法计算功能。第3章

21、 编程下载与硬件测试3.1编程下载利用COP2000仿真软件的编程下载功能，将得到.bit文件下载到XCV200实 验板的XCV200可编程逻辑芯片中。3.2硬件测试及结果分析利用XCV200实验板进行硬件功能测试。.的输入数据通过XCV200实验板的输入开关实现，输出数据通过 XCV200实验板的LED指示灯实现，其 对应关系如表3.1所示。XCV200芯片引脚信号XCV200实验板P95K0 :6P96K0 :5P97K0 :4P100K0 :3P101K0 :2P102K0 :1P103K0 :0P80K1 :6P81K1 :5P82K1 :4P84K1 :3P85K1 :2P86K1 :1P87K1 :0P63K2 :7P73K2 :0P72K2 :1P71K2 :2P70K2 :3P66K2 :4P65K2 :5P64K2 :6P213P213P48K3: 1P49K3 : 2P47K3 : 3表3.1 XCV200实验板信号对应关系参考文献曹昕燕.EDA技术实验与课程设计M .北京：清华大学出版社，2006范延滨.微型计算机系统原理、接口与EDA设计技术M.北京：北京邮电大学出版社，2006王爱英.计算机组成与结构（第三版）M.北京：清华大学出版社，2006白中英.计算机组成原理（第