数字电子技术试卷和答案

1、-PAGE . z.数字电子技术试卷(1)填空161十进制数123的二进制数是 1111011；十六进制数是 7B。21是8421BCD码，其十进制为861。3逻辑代数的三种根本运算是 与， 或 和 非。4三态门的工作状态是0， 1 ， 高阻。5描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图。6施密特触发器的主要应用是波形的整形 。7设4位D/A转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。8实现A/D转换的主要方法有 ， ， 。判断题101BCD码即8421码 错 2.八位二进制数可以表示256种不同状态。 对 3TTL与非门与CMOS与非门

2、的逻辑功能不一样。 4多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。 对 5计数器可作分频器。 对 三化简逻辑函数141用公式法化简，化为最简与或表达式。解；2用卡诺图化简，化为最简与或表达式。四电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。15解；， ，全加器，Y为和，为进位。五触发器电路如图2a,b所示，写出触发器的次态方程； 对应给定波形画出Q端波形设初态Q0(15)解；1，2、六试用触发器和门电路设计一个同步的五进制计数器。15七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出VO，VC的工作波形，并求出振荡频率。1

3、5数字电子技术试卷(2)填空161十进制数35.85的二进制数是；十六进制数是。2逻辑代数中逻辑变量得取值为 0、1。3组合逻辑电路的输出状态只与 当前输入有关而与电路 原状态无关。4三态门的输出有0、1、高阻，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意只能有1个三态门被选通。 。5触发器的根本性质有有两个稳态，在触发信号作用下状态可相互转变，有记忆功能6单稳态触发器的主要应用是 延时 。7设6位D/A转换器的满度输出电压位6.3伏，则输入数字量为110111，输出模拟电压为。8一个8K字节的EPROM芯片，它的地址输入端的个数是 13 。 判断题101数字电路中，化简逻辑函数

4、的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。 对 2二进制数1001和二进制代码1001都表示十进制数。 错 3触发器的输出状态完全由输入信号决定。 错 4模拟量送入数字电路前，须经A/D转换。 对 5多谐振荡器常作为脉冲信号源使用。 对 三化简逻辑函数141用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四设计一个8421码的检码电路。要求当输入大于等于3、小于等于7时电路输出为1，否则电路输出为0。要求列出真值表，写出逻辑函数式，画出逻辑图。15 五触发器电路如图1a,b所示，写出触发器的次态方程； 对应给定波形画出Q端波形设初态Q0。(15)六分析图

5、2电路实现何种逻辑功能，其中*是控制端，对*0和*1分别分析，设初态为 。要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动15七试用8选1数据选择器和74LS161芯片设计序列信号发生器。芯片引脚图如图3所示，序列信号为11001101左位为先。15数字电子技术试卷(3)填空161十进制数86的二进制数是；8421BCD码是。2在Y=AB+CD的真值表中，Y1的状态有 个。34位二进制数码可以编成个代码，用这些代码表示09十进制输的十个数码，必须去掉 代码。4描述触发器逻辑功能的方法有 。5假设Q1，J=0，K=1，则。6设ROM地址为，输出为，则ROM的容量为 。7

6、一个8位二进制D/A转换器的分辨率为0.025，则输入数字量为11010011时，输出模拟电压为 。8和 是衡量A/D、D/A转换器性能优劣的主要指标。 答复以下问题101*Y=*Z，则Y=Z，正确吗？为什么？2五位环形计数器的时钟频率为10KHz,其输出波形的频率是多少？三化简逻辑函数141用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四由双4选1数据选择器组成的电路如图1所示，写出的表达式。列出的真值表。15五*室由3台计算机工作站，请用红、黄、绿3种指示灯设计一个监视电路，要求：3台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；假设3台计

7、算机同时出故障时，则黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函数式，画出逻辑电路图。15 六触发器电路及输入波形如图2所示，要求：写出电路方程，画出与Y的对应波形。(设的初态为11)15七试用中规模集成十六进制计数器74LS161芯片设计一个十三进制计数器，要求必须包括0000和1111状态，利用C端左进位输出。芯片引脚图如图3所示。15数字电子技术试卷(4)填空161十进制数3.5的二进制数是；8421BCD码是。2在的结果是 。3D触发器的状态方程为，如果用D触发器来实现T触发器的功能，则T、D间的关系为 。4一个64选1的数据选择器，它的选择控制端有 个。56位D/A转

8、换器满度输出电压为10伏，输入数字为001010时对应的输出模拟电压为伏。6一片64K8存储容量的只读存储器ROM，有条地址线，有条数据线。7 由555定时器构成的单稳态触发器，输出脉宽。8和 是衡量A/D、D/A转换器性能优劣的主要指标。 答复以下问题101*Y=*Z，则Y=Z，正确吗？为什么？2*+Y=*Y，则*=Y，正确吗？为什么？ 三化简逻辑函数141用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四分析图1所示电路，要求列出的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。15五触发器电路如图2a,b所示，写出触发器的次态方程； 对应给定波

9、形画出Q端波形设初态Q0(15)六试用D触发器及少量门器件设计，状态转换图为模为3的同步计数器。要求有设计过程。15七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出VO，VC的工作波形，并求出振荡频率。15 数字电子技术试卷5一选择题从每题的四个备选答案中，选出一个正确答案，并将其填在括号，每题2分，共20分1 将十进制数3.510转换成二进制数是 11.11 10.1110.01 11.102. 三变量函数的最小项表示中不含以下哪项 ( ) m2 m5 m3 m73.一片64k8存储容量的只读存储器ROM，有 ( )64条地址线和8条数据线 64条地址线和16条数据线16

10、条地址线和8条数据线 16条地址线和16条数据线4. 在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 abcd bcda cbad badc5.以下各种ADC中，转换速度最慢的是 ( ) 并联比拟型 逐次逼进型 双积分型 以上各型速度一样6. 一个时钟占空比为1：4，则一个周期上下电平持续时间之比为 () 1：3 1：4 1：5 1：67. 当三态门输出高阻状态时，输出电阻为 () 无穷大 约100欧姆 无穷小 约10欧姆8.通常DAC中的输出端运算放大器作用是 ( ) 倒相 放大 积分 求和9.16个触发器构成计数器，该计数器可能的最大计数模值是 ( )

11、16 32 162 21610.一个64选1的数据选择器有 个选择控制信号输入端。 ( ) 6 16 32 64二判断题20分两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器 2三态门输出为高阻时，其输出线上电压为高电平 前进位加法器比串行进位加法器速度慢 4译码器哪个输出信号有效取决于译码器的地址输入信号 5五进制计数器的有效状态为五个 6施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。 7当时序逻辑电路存在无效循环时该电路不能自启动8RS触发器、JK触发器均具有状态翻转功能 9D/A的含义是模数转换 10构成一个7进制计数器需要3个触发器 三、简答

12、题每题5分，共10分1用根本公式和定理证明以下等式：。2请写出RS、JK触发器的状态转移方程，并解释为什么有的触发器有约束方程。四用卡诺图化简以下逻辑函数 每题5分，共10分 1 2，给定约束条件为ABCD0五一个组合电路具有3个输入端A,B,C，一个输出端Y，其输入和输出波形如图1所示，使用或非门设计电路。15分六8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图2所示电路输出端Y的最简与或形式的表达式。10分七如图3所示电路的计数长度N是多少？能自启动吗？画出状态转换图。15分数字电子技术试卷(06)数制转换、 、127 、原码反码=( )补码二、选择填空题、以下的说法中，是正

13、确的。a) 一个逻辑函数全部最小项之和恒等于b一个逻辑函数全部最大项之和恒等于c一个逻辑函数全部最大项之积恒等于d一个逻辑函数全部最大项之积恒等于、假设将一个异或门输入端为、当作反相器使用，则、端应连接。a 或有一个接 b或有一个接c和并联使用d不能实现 、是或非门构成的根本触发器的输入端，则约束条件为。a bcd 、用级触发器可以记忆种不同的状态。a bc d、由3级触发器构成的环形和扭环形计数器的计数模值依次为。a 和 b和c和 d和三、用卡诺图化简法将以下逻辑函数化为最简与或形式1、，给定约束条件为：证明以下逻辑恒等式方法不限、设计一位二进制全减器逻辑电路。，：被减数，：减数，：借位输入

14、，：差，另有：借位输出六、分析如下时序电路的逻辑功能。、和是三个主从构造的触发器，下降沿动作，输入端悬空时和逻辑状态等效。七、如下图，用555定时器接成的施密特触发器电路中，试求：当，而且没有外接控制电压时，、及值。当，外接控制电压时，、及各为多少。电子技术试卷(07)数制转换121、2、3、 4、5、原码反码=( )补码二、选择填空题121、以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b一个逻辑函数全部最大项之和恒等于c一个逻辑函数全部最大项之积恒等于d一个逻辑函数全部最大项之积恒等于2、是与非门构成的根本触发器的输入端，则约束条件为。a bc d3、假设触发器的原状态为，

15、欲在作用后仍保持为状态，则鼓励函数的值应是。a =1， b，c， d，4、同步计数器是指的计数器。a 由同类型的触发器构成。b各触发器时钟端连在一起，统一由系统时钟控制。c可用前级的输出做后级触发器的时钟。d可用后级的输出做前级触发器的时钟。、同步四位二进制计数器的借位方程是，则可知的周期和正脉冲宽度为。a 个周期和个周期。b个周期和个周期。c个周期和个周期。d个周期和个周期。三、用卡诺图化简法将以下逻辑函数化为最简与或形式121、2、Y，=m，m，m，m，m，给定约束条件为：mmmmm证明以下逻辑恒等式方法不限121、2、五、分析以下图所示电路中当A、单独一个改变状态时是否存在竞争冒险现象？

16、如果存在，则都发生在其它变量为何种取值的情况下？16六、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图20。七、如下图，用反相器组成的施密特触发器电路中，假设，试求电路的输入转换电平、以及回差电压。16数字电子技术试卷(08)数制转换：1、2、3、 4、原码反码=( )补码5、原码反码=( )补码二、选择填空题、主从触发器是。a 在上升沿触发 b在下降沿触发c在稳态触发d与无关 )、触发器的特性方程是。a bcd) 、用级触发器可以记忆种不同的状态。a bc d、存在约束条件的触发器是。a 根本触发器 bD锁存器c触发器 d触发器、构成模值为的二进制计

17、数器，需要级触发器。a bc d三、判断题：判断以下说法是否正确，正确的打“，错误的打“。、个“连续异或的结果是。、逻辑，则。、逻辑，则。、函数连续取次对偶，不变。 、正“与非门也就是负“或非门。四、用卡诺图化简法将以下逻辑函数化为最简与或形式、，给定约束条件为：证明以下逻辑恒等式方法不限1、六、试画出用线线译码器和门电路产生如下多输出逻辑函数的逻辑电路图。：输入、；输出七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。八、试表达施密特触发器的工作特点及主要用途。数字电子技术试卷(09)数制转换(10)：、0 、原码反码=( )补码、原码反码=( )

18、补码二、选择填空题、同步计数器是指的计数器。a 由同类型的触发器构成。b各触发器时钟端连在一起，统一由系统时钟控制。c可用前级的输出做后级触发器的时钟。d可用后级的输出做前级触发器的时钟。、是同步十进制计数器的触发器输出，假设以做进位，则其周期和正脉冲宽度是。a 个周期和个周期。b个周期和个周期。c个周期和个周期。d个周期和个周期。、假设四位同步二进制计数器当前的状态是，下一个输入时钟脉冲后，其容变为。a bcd、假设四位二进制加法计数器正常工作时，由状态开场计数，则经过个输入计数脉冲后，计数器的状态应是。a bcd、在以下功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a 状态转换图

19、b特性方程c卡诺图d数理方程三、用逻辑代数的根本公式和常用公式将以下逻辑函数化为最简与或形式101、2、四、用卡诺图化简法将以下逻辑函数化为最简与或形式101、2、Y，=m，m，m，m，给定约束条件为：mmmm证明以下逻辑恒等式方法不限101、2、六、试用四位并行加法器74LS283设计一个加/减运算电路。当控制信号时它将两个输入的四位二进制数相加，而时它将两个输入的四位二进制数相减。允许附加必要的门电路。74LS283：输入变量(A3A2A1A0)、(B3B2B1B0)及，输出变量(S3S2S1S0)及(15)七、对*同步时序电路，状态表如下表所示，假设电路的初始状态，输入信号波形如下图，试

20、画出、 的波形设触发器响应于负跳变(15)。 * 01110 0011 01 1八、在图所示的权电阻网络D/A转换器中，假设取，试求当输入数字量为d3d2d1d0=0101时输出电压的大小(15)。数字电子技术试卷(10)数制转换：、17 、原码反码=( )补码、原码反码=( )补码二、选择填空题1、假设将一个异或门输入端为、当做反相器使用，则、端应连接。a 或有一个接 b或有一个接c和并联使用d不能实现 2、由级触发器构成的二进制计数器，其模值。a bcd3、是同步十进制计数器的触发器输出，假设以做进位，则其周期和正脉冲宽度是。a 个周期和个周期。b个周期和个周期。c个周期和个周期。d个周期

21、和个周期。4、在以下功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a 状态转换图b特性方程c卡诺图d数理方程5、用反应复位法来改变位二进制加法计数器的模值，可以实现模值围的计数器。a bcd三、用逻辑代数的根本公式和常用公式将以下逻辑函数化为最简与或形式 、四、用卡诺图化简法将以下逻辑函数化为最简与或形式、Y，=m，m，m，m，m，m，给定约束条件为：mmmm五、证明以下逻辑恒等式方法不限1、六、分析以下图所示电路中当A、单独一个改变状态时是否存在竞争冒险现象？如果存在，则都发生在其它变量为何种取值的情况下？七、试分析以下图所示时序电路，画出其状态表和状态图。设电路的初始状态为，画出

22、在图示波形图作用下，和 的波形图。八、比拟并联比拟型A/D转换器、逐次渐近型A/D转换器和双积分型A/D转换器的优缺点，指出它们各适于哪些情况下采用。数字电子技术试卷(11)选择20分1、一个四输入端与非门，使其输出为0的输入变量取值组合有种。A.15 B.7 C.3 D.12、对于JK触发器，假设J=K，则可完成触发器的逻辑功能。A.RS B.D C.T D.T3、为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,J=C.J=K=D D.J=K=4、多谐振荡器可产生。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波5、石英晶体多谐振荡器的突出优点是。A.速度高 B.电

23、路简单 C.振荡频率稳定 D.输出波形边沿陡峭6、把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 A.4 B.5 C.9 D.207、N个触发器可以构成最大计数长度进制数为的计数器。A.N B.2N C. D. 2N8、同步时序电路和异步时序电路比拟，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与部状态有关9、五个D触发器构成环形计数器，其计数长度为。A.5 B.10 C.25 D.3210、一位8421BCD码计数器至少需要个触发器。A.3 B.4 C.5 D.10填空题20分1、逻辑函数F=+B+D的反函数=。2、逻辑函数F=AB+C

24、1的对偶函数是。3、函数的对偶式为+，则它的原函数为。4、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。5、如以下图题2-5a和图题2-5b所示的电路，写出对应的逻辑关系表达式图题2-5b图题2-5aY1= ， Y2=6、完成数制转换11011.1102 =10 = 162910 =2 = 1612分用卡诺图法化简以下函数为最简与或式，并用与非门实现电路F1A，B，C，D=m2，3，6，7，8，10，12，14F2A，B，C，D=15分试画出用3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数的逻辑图74LS138功能表如表题4，74LS138逻辑电路图如

25、图题4表题4S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110图题413分施密特触发器CT1014组成图题5a所示电路，图题5b为CT1014的电压传输特性曲线，试定性画出Va和Vo处的波形。图题5a图题5b20分分析图题6所示电路的功能，画出电路的转换图和时序图。说明电路能否自启动。图题6数字电子技术试卷(12)选择题20分1. 一个四输入端与非门，使其输出为0的输入变量取值组合有种A

26、.15，B.7 C.3 D.12. 111*=105710，则*=。A.4 B.8C.16D.323. 当逻辑函数有n个变量时，共有个变量取值组合？ A.n B.2n C. n2 D.2n4. 在何种输入情况下，“与非运算的结果是逻辑0。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是15. 一个触发器可记录一位二进制代码，它有个稳态。A.0 B.1 C.2 D.3 E.46存储8位二进制信息要个触发器。A.2 B.3 C.4 D.87对于D触发器，欲使Qn+1=Qn，应使输入D=。A.0 B.1 C.Q D.8以下触发器中，没有约束条件的是。A.根本RS触发器 B.主从R

27、S触发器 C.同步RS触发器 D.边沿D触发器9假设在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.5010.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。A.2 B.3 C.4 D.8填空题20分1一个根本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入=且=的信号。2.数字电路按照是否有记忆功能通常可分为两类：、。3时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。4. 描述同步时序电路有三组方程，指的是、和5. 写出图2-5所示函数Y1和Y2的逻辑表达

28、式。设电路元件参数的选取满足逻辑要求。图题2-5Y1=Y2=6、完成数制转换 78.816=1076543.218=16 1101101112=10=1610分用卡诺图法将逻辑函数化为最简与或式。Y1ABCD=m0，1，2，3，4，6，8，9，10，11，14Y2=15分试利用3线-8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为Z1=Z2=ZZ3=Z4=74LS138功能表如表题4，74LS138逻辑电路图如图题4表题4S1A2A1A00111111111111111111000001111111100011011111110010110111111001111101

29、1111010011110111101011111101110110111111011011111111110图题415分图5a是5G555部原理框图，图5b为它的符号，图中为低触发端，TH为高触发端，为清零端，C-V为控制电压端，DIS为放电端，OUT为输出端。试讨论=1，C-V经0.01uF电容接地时， TH和两端输入不同电压，5G555的OUT的输出情况，即划出5G555的功能表图5c中，假设VCC=+5V，则电路的VT+，VT-，V各为多少伏？画出图5c电路的电压传输特性曲线Vo=fVi。假设在Vi端加三角波，峰-峰值为+5V -5V，定性划出Vo的波形。图题5a图题5c图题5b20分

30、J-KFF触发器构成的计数器电路如图题6所示。分析电路功能，说明电路是几进制计数器，能否自启动。画出其状态转换图。图题6数字电子技术试卷1参考答案填空1111011，7B 861与，或，非0，1，高阻真值表，逻辑图，逻辑表达式，卡诺图，波形图时序图波形的整形20伏并行A/D，串并行A/D，逐次比拟A/D，双积分A/D写出三种判断题12345三化简逻辑函数12四， ，全加器，Y为和，为进位。五，六采用D触发器，电路图略。将非工作状态101，110，111带入方程得次态，101001，110101001，111001，电路可以自启动。七f =65Hz数字电子技术2参考答案填空题16100011.1

31、10，23.C0，1当前输入，原状态0，1，高阻；任何时候，只能有1个三态门被选通。有两个稳态，在触发信号作用下状态可相互转变，有记忆功能延时5.5v13判断题1012345化简题14四15五15 ， 六15驱动方程：， 逻辑功能：*=0时，同步三进制计数器；*1时，同步三进制减法计数器。 该电路为同步三进制可逆计数器，并且能自启动。七(15) 数字电子答案3填空题161010110，10000110716，6状态转换表，状态转换图，特性方程02564bit5.275伏转换精度，转换速度答复以下问题10不正确。当*=0时，YZ，等式成立。五进制计数器，10000/52KHz化简函数14A+C四

32、(15)五(15)1表示正常工作，0表示出故障；设用R,Y,G表示红，黄，绿灯：1表示灯亮，0表示灯灭。六(15) 驱动方程：; 状态方程：，输出方程：七数字电子试卷答案4填空题16111.1023,4651伏616，871.1RC8转换速度，转换精度答复以下问题10不正确。当*=0时，YZ，等式仍然成立。正确。只有*=Y=0或*=Y=1时，等式*+Y=*Y才成立。化简函数12四功能：全减器，A为被减数，B为减数，C为低位的借位；位本位差，为向高位的借位。五 ， 六M=3,使用2个D触发器，电路自启动检查：设00，代入方程求次态为10，该电路能自启动。七f =65Hz数字电子技术试卷答案5一、

33、选择题从每题的四个备选答案中，选出一个正确答案，并将其填在括号，每题2分，共20分 1. 2. 3. 4. 5.6. 7. 8. 9. 10. 二判断题20分1 2345678910三简答10分1答：RS触发器: JK触发器: 其中RS触发器有约束方程，因为RS触发器有不允许的输入条件。2证：右= 左=右， 证毕！四用卡诺图化简10分五15分根据图1，可列出Y得真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 0 1 0 1 1 1 由真值表可得Y得卡诺图，化简得六10分解：根据数据选择器的工作原理，由图可得：七15分解：电路状态方程为

34、：状态图如下： 可见N=5, 能自启动。数字电子技术试卷参考答案06数制转换答案：、127、原码反码=( )补码二、选择填空题答案： 1)d 2)a 3)a 4)d 5)d三、用卡诺图化简法将以下逻辑函数化为最简与或形式答案：1、证明以下逻辑恒等式方法不限答案：用公式法或卡诺图法以及其他方法均可。设计一位二进制全减器逻辑电路。答案：列出真值表，得逻辑表达式并化简，画出逻辑电路图。上式可化简：据上式用逻辑电路实现。六、分析如下时序电路的逻辑功能。答案：据逻辑图写出电路的驱动方程：求出状态方程：写出输出方程：) 列出状态转换表或状态转换图或时序图：Y0 0 00 0 10 1 00 1 11 0

35、01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 0000000115)从以上看出，每经过个时钟信号以后电路的状态循环变化一次；同时，每经过个时钟脉冲作用后输出端输出一个脉冲，所以，这是一个七进制记数器，端的输出就是进位。七、如下图，用555定时器接成的施密特触发器电路中，试求：解：(2/3)=8，(1/3)=4，(/3)=，/5，/数字电子技术试卷参考答案(07)数制转换12答案：1、2、3、 4、5、原码反码=( )补码二、选择填空题12答案：1)d 2)d 3)c 4)b 5)b三、用卡诺图化简法将以下逻辑函数化为最简与或形式1

36、2答案：1、2、四、证明以下逻辑恒等式方法不限12答案：用公式法或卡诺图法以及其他方法均可。五、分析以下图所示电路中当A、单独一个改变状态时是否存在竞争冒险现象？如果存在，则都发生在其它变量为何种取值的情况下？16答案： 当，即，时，将出现竞争冒险现象。当，即，时，将出现竞争冒险现象。当，即，时，将出现竞争冒险现象。当，即，即，、不全为时，将出现竞争冒险现象。六、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图20。答案：据逻辑图写出电路的驱动方程：求出状态方程：写出输出方程：) 列出状态转换表或状态转换图：从状态转换图可得出：该电路作为四进制可控计数器

37、使用。当时，是一个加法计数器，当时，是一个减法计数器。七、16解：(1+R1/R2) =(1+R1/R2) =3(1R1/R2) =(1R1/R2) =。数字电子技术试卷参考答案(08)数制转换：答案：1、2、3、 4、原码反码=( )补码5、原码反码=( )补码二、选择填空题答案：1)b 2)c 3)d 4)a 5)c三、判断题：判断以下说法是否正确，正确的打“，错误的打“。答案：1) 2) 3) 4 5) 四、用卡诺图化简法将以下逻辑函数化为最简与或形式答案：、证明以下逻辑恒等式方法不限答案：用公式法或卡诺图法以及其他方法证明均可。六、答案：设、，则画出逻辑电路图。七、分析如下时序电路的逻

38、辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。答案： 据逻辑图写出电路的驱动方程：求出状态方程：写出输出方程：C列出状态转换表或状态转换图或时序图：5) 从以上看出，每经过16个时钟信号以后电路的状态循环变化一次；同时，每经过16个时钟脉冲作用后输出端C输出一个脉冲，所以，这是一个十六进制记数器，C端的输出就是进位。 CP Q3 Q2 Q1 Q0 等效十进制数 C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 015 1 1 1 1 15 016 0 0 0 0 0 0八、试表达施密特触发器的工作特点及主要用途。 答案：输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。在电路状态转换时，由于电路部负反应的存在，输出电压波形的边沿很陡。主要用途：波形变换，脉冲整形，脉冲鉴幅。数字电子技术试卷参考答案(09)数制转换(10)：、0 、原码反码=( )补码、原码反码=( )补码二、选择填空题答案：1)b 2)b 3