一些电子硬件开发经验

1、.：.；一些电子硬件开发阅历鸡毛蒜皮之一：本钱节约景象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧点评：市场上不存在5K的阻值，最接近的是4.99K精度 1%，其次是5.1K精度5%，其本钱分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只需1、1.5、2.2、3.3、4.7、 6.8几个类别含10的整数倍；类似地，20%精度的电容也只需以上几种值，假设选了其它的值就必需运用更高的精度，本钱就翻了几倍，却不能带来任何益处。景象二：面板上的指示灯选什么颜色呢？我觉得蓝色比较特别，就选它吧点评：其它红绿黄橙等颜色的不论大小5MM以下封装如何，都已成熟了几十年，价钱普

2、通都在5毛钱以下，而蓝色却是近三四年才发明的东西，技术成熟度和供货稳定度都较差，价钱却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场所，如显示视频信号等。景象三：这点逻辑用74XX的门电路搭也行，但太土，还是用CPLD吧，显得高档多了点评：74XX的门电路只几毛钱，而CPLD至少也得几十块，GAL/PAL虽然只几块钱，但公司不引荐运用。本钱提高了N倍不说，还给消费、文档等任务增添数倍的任务。景象四：我们的系统要求这么高，包括MEM、CPU、FPGA等一切的芯片都要选最快的点评：在一个高速系统中并不是每一部分都任务在高速形状，而器件速度每提高一个等级，价钱差不多要翻倍，另外还给信号完好性

3、问题带来极大的负面影响。景象五：这板子的PCB设计要求不高，就用细一点的线，自动布吧点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所思索的要素除了商务要素外，就是线宽和过孔数量，它们分别影响到PCB的废品率和钻头的耗费数量，节约了供应商的本钱，也就给降价找到了理由。景象六：程序只需稳定就可以了，代码长一点，效率低一点不是关键点评：CPU的速度和存储器的空间都是用钱买来的，假设写代码时多花几天时间提高一下程序效率，那么从降低CPU主频和减少存储器容量所节约的本钱绝对是划算的。CPLD/FPGA设计也类似。 鸡毛蒜皮之二：低功耗设计景

4、象一：我们这系统是220V供电，就不用在乎功耗问题了点评：低功耗设计并不仅仅是为了省电，更多的益处在于降低了电源模块及散热系统的本钱、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命那么相应延伸半导体器件的任务温度每提高10度，寿命那么缩短一半景象二：这些总线信号都用电阻拉一下，觉得放心些点评：信号需求上下拉的缘由很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，如今的系统经常是地址数据各32位，能够还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了不要用8毛钱一度

5、电的观念来对待这几瓦的功耗。景象三：CPU和FPGA的这些不用的I/O口怎样处置呢？先让它空着吧，以后再说点评：不用的I/O口假设悬空的话，受外界的一点点干扰就能够成为反复振荡的输入信号了，而MOS器件的功耗根本取决于门电路的翻转次数。假设把它上拉的话，每个引脚也会有微安级的电流，所以最好的方法是设成输出当然外面不能接其它有驱动的信号景象四：这款FPGA还剩这么多门用不完，可纵情发扬吧点评：FGPA的功耗与被运用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时辰的功耗能够相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。景象五：这些小芯片的功耗都很低

6、，不用思索点评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个 ABT16244，没有负载的话耗电大约不到1毫安，但它的目的是每个脚可驱动60毫安的负载如匹配几十欧姆的电阻，即满负荷的功耗最大可达 60*16=960mA，当然只是电源电流这么大，热量都落到负载身上了。景象六：存储器有这么多控制信号，我这块板子只需求用OE和WE信号就可以了，片选就接地吧，这样读操作时数据出来得快多了。点评：大部分存储器的功耗在片选有效时不论OE和WE如何将比片选无效时大100倍以上，所以应尽能够运用CS来控制芯片，并且在满足其它要求的情况下尽能够缩短片选脉冲的宽度。景象七：这些信号怎样都

7、有过冲啊？只需匹配得好，就可消除了点评：除了少数特定信号外如100BASE-T、CML，都是有过冲的，只需不是很大，并不一定都需求匹配，即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆，有的甚至20欧姆，假设也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法接受的，另外信号幅度也将小得不能用，再说普通讯号在输出高电平和输出低电平常的输出阻抗并不一样，也没方法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只需做到过冲可以接受即可。景象八：降低功耗都是硬件人员的事，与软件没关系点评：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件

8、控制的，假设软件能减少外存的访问次数多运用存放器变量、多运用内部CACHE等、及时呼应中断中断往往是低电平有效并带有上拉电阻及其它争对详细单板的特定措施都将对降低功耗作出很大的奉献。鸡毛蒜皮之三：系统效率景象一：这主频100M的CPU只能处置70%，换200M主频的就没事了点评：系统的处置才干牵涉到多种多样的要素，在通讯业务中其瓶颈普通都在存储器上，CPU再快，外部访问快不起来也是徒劳。景象二：CPU用大一点的CACHE，就应该快了点评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下封锁CACHE反而比运用CACHE还快。缘由是搬到CACHE中的数据必需得到多次反复运用才会提高系

9、统效率。所以在通讯系统中普通只翻开指令CACHE，数据CACHE 即使翻开也只局限在部分存储空间，如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，假设一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。景象三：这么多义务究竟是用中断还是用查询呢？还是中断快些吧点评：中断的实时性强，但不一定快。假设中断义务特别多的话，这个没退出来，后面又接踵而至，一会儿系统就将解体了。假设义务数量多但很频繁的话，CPU的很大精神都用在进出中断的开销上，系统效率极为低下，假设改用查询方式反而可极大提高效率，但查询有时不能满足实时性要求，所以最好的

10、方法是在中断中查询，即进一次中断就把积累的一切义务都处置完再退出。景象四：存储器接口的时序都是厂家默许的配置，不用修正的点评：BSP对存储器接口设置的默许值都是按最保守的参数设置的，在实践运用中应结合总线任务频率和等待周期等参数进展合理调配。有时把频率降低反而可提高效率，如RAM的存取周期是70ns，总线频率为40M时，设3个周期的存取时间，即75ns即可；假设总线频率为50M时，必需设为4个周期，实践存取时间却放慢到了80ns。景象五：一个CPU处置不过来，就用两个分布处置，处置才干可提高一倍点评：对于搬砖头来说，两个人应该比一个人的效率高一倍；对于作画来说，多一个人只能帮倒忙。运用几个CP

11、U需对业务有较多的了解后才干确定，尽量减少两个CPU间协调的代价，使1+1尽能够接近2，千万别小于1。景象六：这个CPU带有DMA模块，用它来搬数据一定快点评：真正的DMA是由硬件抢占总线后同时启动两端设备，在一个周期内这边读，那边些。但很多嵌入CPU内的DMA只是模拟而已，启动每一次DMA之前要做不少预备任务设起始地址和长度等，在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些不需求取指令，没有循环跳转等额外任务，但假设一次只搬几个字节，还要做一堆预备任务，普通还涉及函数调用，效率并不高。所以这种DMA只对大数据块才适用。鸡毛蒜皮之四：信号完好性景象

12、一：这些信号都经过仿真了，绝对没问题点评：仿真模型不能够与实物一模一样，连不同批次加工的实物都有差别，就更别说模型了。再说实践情况千差万别，仿真也不能够穷举一切能够，尤其是串扰。曾经有一教训是某单板只需特定长度的包极易丢包，最后的缘由是长度域的值是0 xFF，当这个数据出如今总线上时，干扰了相邻的WE信号，导致写不进RAM。其它数据也会对WE产生干扰，但干扰在可接受的范围内，可是当8位总线同时由0边1时，附近的信号就招架不住了。结论是仿真结果仅供参考，还应留有足够的余量。景象二：100M的数据总线应该算高频信号，至于这个时钟信号频率才8K，问题不大点评：数据总线的值普通是由控制信号或时钟信号的

13、某个边沿来采样的，只需争对这个边沿坚持足够的建立时间和坚持时间即可，此范围之外有干扰也罢过冲也罢都不会有多大影响当然过冲最好不要超越芯片所能接受的最大电压值，但时钟信号不论频率多低其实频谱范围是很宽的，它的边沿才是关键的，必需保证其单调性，并且跳变时间需在一定范围内。景象三：既然是数字信号，边沿当然是越陡越好点评：边沿越陡，其频谱范围就越宽，高频部分的能量就越大；频率越高的信号就越容易辐射如微波电台可做成手机，而长波电台很多国家都做不出来，也就越容易干扰别的信号，而本身在导线上的传输质量却变得越差，因此能用低速芯片的尽量运用低速芯片，。景象四：为保证干净的电源，去偶电容是多多益善点评：总的来说

14、去偶电容越多电源当然会更平稳，但太多了也有不利要素：浪费本钱、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方，普通的芯片手册都有争对去偶电容的设计参考，最好按手册去做。景象五：信号匹配真费事，如何才干匹配好呢？点评：总的原那么是当信号在导线上的传输时间超越其跳变时间时，信号的反射问题才显得重要。信号产生反射的缘由是线路阻抗的不均匀呵斥的，匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近，但能否匹配得好，与信号线在PCB上的拓扑构造也有很大关系，传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线间隔 的改动等都将使阻抗产生变化，而且这些要素将使反

15、射波形变得异常复杂，很难匹配，因此高速信号仅运用点到点的方式，尽能够地减少过孔、拐角等问题。鸡毛蒜皮之五：可靠性设计景象一：这块单板已小批量消费了，经过长时间测试没发现任何问题点评：硬件设计和芯片运用必需符合相关规范，尤其是芯片手册中提到的一切参数耐压、I/O电平范围、电流、时序、温度PCB布线、电源质量等，不能光靠实验来验证。公司有不少产品都有过惨痛的教训，产品卖了一两年，IC厂家换了个消费线，我们的板子就不转了，缘由就是人家的芯片参数发生了点变化，但并没有超出手册的范围。假设他以手册为准，那他怎样变化都不怕，假设参数变得超出手册范围了还可找他索赔假设这时他的板子还能转，那他的可靠性就更牛了。景象二：这部分电路只需求求软件这样设计就不会有问题点评：硬件上很多电气特性直接受软件控制，但软件是经常发生不测的，程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。景象三：用户操作错误发生问题就不能怪我了点评：要求用户严厉按手册操作是没错的