3组合逻辑电路

1、数字电子技术讲义o组合逻辑电路第 页第三部分组合逻辑电路课 题:组合逻辑电路的分析与设计教学目的：了解组合电路的的概念及特点;熟悉组合电路的分析方法及设计方法;教学重点:分析组合电路和设计简单组合电路教学难点:设计组合电路教学方法：讲授法和讨论交流法教 具：无课 时：23.1组合逻辑电路的分析与设计3.1.1概述在数字系统中，根据逻辑功能的不同特点，数字逻辑电路可分为两大类：组合逻辑电路和时序 逻辑电路。在一个逻辑电路中，任意时刻的输出状态仅取决于该时刻的输入状态，而与电路原来的状态无 关，则该逻辑电路称为组合逻辑电路(简称为组合电路)。组合逻辑电路的结构特点是：第一，全部由门电路组成，即不含

2、记忆单元。第二，信号只有输 入到输出的单向传输，没有输出到输入的反馈回路。所以，组合逻辑电路没有记忆功能。组合逻辑电路逻辑功能的描述方法主要有四种：逻辑函数表达式，逻辑真值表，卡诺图和逻辑 图。组合逻辑电路的研究主要包括两方面的内容，一是组合逻辑电路的分析，二是组合逻辑电路的 设计。3.1.2组合逻辑电路的分析方法组合逻辑电路的分析目的：确定已知电路的逻辑功能。.组合逻辑电路的基本分析方法写出电路的输出逻辑函数表达式由输入端到输出端逐级写出各级门电路的输出对输入的逻辑表达式，最后得到组合电路的输出 变量对输入变量的逻辑函数表达式。化简或变换输出逻辑函数用代数化简法或卡诺图化简法进行化简，求出最

3、简的输出逻辑函数表达式。列出输出逻辑函数的真值表将输入变量的各种取值组合代入输出逻辑函数表达式中进行计算，求出相应的输出函数值，输 入和输出一一对应列出真值表。分析电路的逻辑功能通过分析逻辑函数真值表的特点，从而确定电路的逻辑功能。.组合逻辑电路的分析举例例3.1试分析图3-1所示的组合逻辑电路的功能。3-1可得到解：（1）写出电路的输出逻辑函数表达式。由逻辑电路图Y =ABCy=AY1=A ” ABC=C Y =C -ABCY =丫2 +丫3 +丫4=A ”ABC + B ABC + C ”ABC（2）化简输出逻辑函数。对 丫进行化简可得到丫 =(A + B+ C) -ABC = ABC +

4、 ABC输入输出（3）列出输出逻辑函数的真值表。将输入变量A、B、C的各种取ABC丫值组合代入化简结果中，求出相应的输出丫 1的值，可列出真值表见表00013-1。Y20010&0100丫10110&丫 31000C.1&A13丫厂10101100&丫 41111表3-1真值表图3-1例3.1的逻辑电路（4）分析电路的逻辑功能。由真值表3-1可看出：当输入 A、B、C都为才为“ 1”否则输出丫为“0”所以，该组合逻辑电路具有检测 判一致电路。时，输出丫输入状态是否一致”的功能，也称为0或都为例3.2试分析如图3-2所示电路的逻辑功能。A、B端加入波形不同的脉冲信号。 解：（1）写出输出逻辑函数

5、表达式。由逻辑图3-2可知丫 =AM丫 二第也=AM BM化简输出逻辑函数。对 丫进行化简可得到丫 = AM +BM列出逻辑函数的真值表。根据结果式可列出真值表见表 分析电路的逻辑功能。由真值表3-2可知：当M=0时,B两个信号同时加在电路的输入端，但可以通过控制输入端（3）（4）虽然A、信号A还是信号B,所以，该电路称为选通电路。3-2。输出Y=B，当M=1时，输出Y=A ,M电平的高低，选择丫端输出表3-2 例3.2的真值表图3-2 例3.2的逻辑电路3.1.3组合逻辑电路的设计方法组合逻辑电路的设计目的：根据功能要求设计最佳电路。.组合逻辑电路的基本设计方法分析设计要求，设输入、输出变量

6、并赋值。首先设定变量。把引起事件的原因定为输入变量，把事件的结果作为输出变量，并有相应的字 母表示。其次状态赋值。依据输入、输出变量的状态进行逻辑赋值，即确定输入、输出变量的哪种状态 用逻辑0表示，哪种状态用逻辑 1表示。根据输入、输出变量的赋值列出真值表。根据真值表写出逻辑函数表达式，并化简或变换逻辑函数根据化简或变换后的逻辑表达式，画出逻辑图。.组合逻辑电路的设计举例例3.3设计一个判别获奖电路。在一个射击游戏中，射手可打三枪，一枪打鸟，一枪打鸡， 枪打兔子，规则是命中不少于两枪者获奖。用与非门实现。A、B、C表示，1表示枪命中，0表示没有 0表示不得奖。3-3。3-3可得到逻辑函数表达式

7、为解：(1)分析设计要求，设输入输出变量并赋值。设一枪打鸟、一枪打鸡、一枪打兔分别用输入变量 命中；用输出变量丫表示判别结果，1表示得奖，(2 )列真值表。根据上述分析可列出真值表见表(3)根据真值表，写出逻辑函数表达式。由真值表丫 = AbC + ABC + ABC + ABC化简得丫 = AB + AC+BC将上式变换成与非表达式为丫 =ABAC EC(4)画逻辑图。根据式 丫的表达式可画出图3-4所示的逻辑图。表3-3 例3.3的真值表输入输出ABC丫00000010010001111000101111011111编码器课 题:-十进制编码器的特点和编码过程；理教学目的:了解编码器及编码

8、器的概念及编码器的分类；熟悉二进制、二 解优先编码器74LS148的功能及特点。教学重点:74LS148的逻辑功能教学难点:普通编码器与优先编码器的异同。74LS148的功能扩展教学方法：讲授法和讨论交流法 教 具：无课 时：23.2编码器将特定意义的信息（如数字、文字、符号等）编成相应二进制代码的过程，称为编码。能够实 现编码功能的逻辑部件称为编码器。对于每一个有效的输入信号，编码器产生一组唯一的二进制代码输出。如果需编码的信息数量为 N，则所需用的二进制代码的位数n应满足如此关系：2n N。按编码方式不同，编码器有普通编码器和优先编码器两类；按输出代码不同，编码器有二进制 编码器和二一十进

9、制编码器两类。3.2.1普通编码器普通编码器的功能是任何时刻只允许对输入的一个编码信号进行编码，否则输出代码将发生混 乱。输入的编码信号是相互排斥的，故又称互斥输入的编码器。1 .二进制编码器用n位二进制代码对 N =2n个信号进行编码的电路，称为二进制编码器。n位二进制编码器输入为N =2n个信号，输出为n位二进制代码，因此，也称为2n线-n线编码器。现以3位二进制编码器为例，分析二进制编码器的工作原理。图3-8所示为3位二进制编码器的示意图。T T T m nIo II l4图3-8 3位二进制（8线一3线） 编码器的示意图图中，8个编码信号输入端I 017，假设输入信号高电平有效（表示有

10、编码请求）；3个代码输 出端丫2、Y、丫0，输出3位二进制代码。表3-53位二进制编码器的真值表输入输出I 0I1I 2I 31415I617丫2丫1丫010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113位二进制编码器真值表见表3-5。当某个输入为1，其余输入为0时，就输出与该输入端相对应的代码。例如：当输入ll 9时，其余输入为0,用输出丫2丫1丫0 =001表示对ll的编码。编码器在 任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码

11、，即|017这8个端的编码信号是互斥的。2 .二一十进制编码器将十进制数的09十个数码（或其他 10个信息）编成二进制代码的电路，称为二一十进制编 码器。常见的一种是 8421BCD码编码器，它有10个编码信号输入端I0I9，假设输入信号高电平 有效；4个编码输出端丫3、丫2、丫、丫），输出4位8421BCD码。故又称为10线4线编码器。8421BCD 码编码器的真值表见表 3-6。由该表可以看出：当某个输人信号为1,其余输入信号都为 0时，就有一组对应的代码输出。该编码器输入端I0I 9这10个编码信号也是互斥的。表3-6 8421BCD码编码器的真值表输入输出IoI1I2I3I4I 5I6

12、I7I8I9丫3丫2丫1丫010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001322优先编码器在数字系统中，特别是计算机系统中，常需要对若干个工作对象进行控制，例如打印机、输入 键盘、磁盘驱动器等。当几个部件同时发出服务请求时，这就要求主机必须根据轻重缓急，按预先 规定好的顺序允许其中的一个进行操作，即执行操作存在优先级别的问题。优先编码器可以识别信 号的优先级别并对

13、其进行编码。优先编码器（Priority Encoder）的功能是允许同时在几个输入端有编码输入信号，按输入信号排定的优先顺序，只对其中优先权最高的一个输入信号进行编码。在优先编码器中，优先级别高的编 码信号排斥级别低的。3-9所示。8线一3线优先编码器74LS148的逻辑功能示意图和外引脚图如图r I F 丫孑 Yo Y EX Y SVcc YSYExIs T2 T 1 ToTg16 l5 14 13 12 11 1097 4LS14S 7 4 L S 1 4 8YYYYYYYYY3 b 16 UsT E% 斤 5 I4 I3 I2 I1 I0(a)逻辑符号图3-9 8线3线优先编码器T4

14、T56 T7 ST Y2 Y1 GND(b )外引脚图74LS148Y2、Y1、Yo。Yex 3个辅助图中，8个编码输入端 NT7，优先权的高低级别从 T7依次到T0 ；3个编码输出端为了扩展编码器的功能，74LS148增加了选通输入端 S，选通输出端Ys和扩展输出端 控制端。74LS148的功能表见表 3-7。表3-7 8线3线优先编码器74LS148的功能表输入输出St10I1T2I 3I 4*5T6I 7丫2丫1丫 0丫 SYex1XXXXXXXX111111111111111101XXXXXXX000010XXXXXX0100110XXXXX011010100XXXX011101110

15、XXX0111110010XX01111110110X0111111110100111111111110由74LS148的功能表可知:选通输入端S。又称使能端或片选端，低电平有效。当S = 1时，禁止编码器工作，没有编码输出。当S=0时，允许编码器工作，对输入信号进行编码。(2)选通输出端Ys。当S=0，且l017均为1 (无编码输入)，才使Ys =0。因此Ys =0 表示 电路工作，但无编码输入”。(3)扩展输出端Yex。是输出编码有效码标志，即当Yex =0表示输出为有效码，Yex = 1输出为无效码。因此， Yex =0表示 电路工作，且有编码输入 ”。利用辅助控制端可实现编码器的功能扩

16、展。课 题:译码器教学目的:了解译码器的概念及分类；熟悉74LS138的逻辑功能，掌握用 74LS138实现逻辑函数的方法；理解二一十进制译码器的逻辑功能及特点；了解数字显示电路的组成；了解数字显示器件的分类；熟悉 发光二极管的工作原理及七段字符显示器的组成及特点；掌握七段显示译码器74LS48的逻辑功能。教学重点:74LS138的逻辑功能；用译码器实现逻辑函数；七段显示译码器的逻辑符号及功能教学难点:74LS138的功能扩展；74LS48的逻辑功能教学方法：讲授法和讨论交流法教 具：无课 时：23.3译码器译码是编码的逆过程。编码是将具有特定意义的信息编成二进制代码，译码则是将表示特定意 义

17、信息的二进制代码翻译出来。实现译码功能的逻辑电路称为译码器。常用的译码器有二进制译码器、二-十进制译码器和显示译码器。3.3.1二进制译码器将二进制代码翻译成对应输出信号的电路，称为二进制译码器。若输入n位二进制代码，则称n位二进制译码器，它有 2n个输出端，又称为n线-2n线译码器。1 .3位二进制译码器3位二进制译码器 74LS138又称3线8线译码器，其逻辑功能示意图和外引脚图如图3-10所图中，3个代码输入端A2、A1、A ; 8个译码输出端丫0丫7 ； 3个使能端STa、sTb、sTc。示。74LS138的功能表如表 3-8所示。74LS13gg 爲 Yl 丫、 J a JI I I

18、 i i I I I6 口 14 13 12 1 10 974LS13a12 3 456 7 S(a)A： Al Ao74LS138逻辑符号I I I 丄 I 丄 I出如亘淬吃site&皿(b )外引脚图图3-103线8线译码器74LS138由表3-8可知，3线8线译码器74LS138具有如下逻辑功能：(1 )当STa =0或STb +STC =1时，译码器禁止译码，输出 丫0丫7均为1,与输入代码 “、 A、A0的取值无关。(2)当STa =1且STb +STC =0时，译码器才进行译码，译码输出低电平有效。译码器输出丫。 丫7由输入代码A2、A1、A0决定，对于任一组输入二进制代码，输出

19、丫0丫7中只有一个与该代码 相对应的输出为 0，其余输出均为 1。 74LS138的功能表见 3-8。表3-83线8线译码器74LS138的功能表输入输出STASTb 十!?。A2A1A 0YoY1Y2Y3Y4Y5Y6Y7X1XXX111111110XXXX11111111000011111110011011111101011011111011111011111010011110111101111110111101111110111111111110根据功能表3-8可得出74LS138的输出逻辑函数表达式为Y3 =A2 A/o = m3Y0 =A2A1 A0 =mo , Y1 =A2A1 A。

20、=m1 Y2 =A2 A1 Ao = m2Y4 =A2 A1A0 =m4Y 5 =A2A1 A0 =m5 .Y 6 =A2A1 Ao =m6 Y = A 2A1A m7由此可看出丫0丫7同时又是 A2、A1、Ao这三个变量的全部最小项的反，所以二进制译码器 又称为最小项译码器或变量译码器。2 .二进制译码器的应用（1）作数据分配器DMUX ）。将一路输入数据分配到多路输出中的一路上去的逻辑电路，称为数据分配器（简称 带片选输入端的3线8线译码器74LS138可做1路一8路数据分配器。74LS138的输出逻辑函数表达式可以写为Yi = mi-STA ST B ST c如果令STb =STc =0

21、 （满足译码器工作要求） Ao确定的输出Yi STa =D，即总线上的数据STaFlSTaTbStcITCA2A1 A0Y0Y1Y2 丫3Y4Y5Y6Y7Ia21A1 A0Y0九丫4九丫5Y718STaY1 YoSTa Y2 Y1致3 Y2STb 中 Y3密5 Y4 STc Y6 Y5 A1 ao Y7 丫6 A2 A1 ao 丫7D f STbD5壬1 1 1（b）输出原码的接法选择输入（a）输出反码的接法A、Ai、，将输入数据D从STa端输入，由地址 D以反码形式从 Yi端送出，接法如图 3-11（ a）所 示，欲得到原码输出，只需在数据D与STa之间加反相器即可。如果将STb或STc作为

22、数据输入端时，输出原码，接法如图 3-11（ b）所示。图3-1174LS138作1路一8路数据分配器（2）作函数发生器n位二进制译码器的输出给出了 n个输入变量的全部 2n个最小项，即每一个输出对应了输入变量的一个最小项。而任何一个逻辑函数都可以变换为最小项表达式，所以用n位二进制译码器和附加门电路可以产生任何 n变量的组合逻辑函数，即二进制译码器可作逻辑函数发生器。二进制译码器构成逻辑函数发生器要注意两点：所选的二进制译码器的代码输入变量数应与要实现的逻辑函数的变量数相等。译码输出低电平有效时，应附加与非门；译码输出高电平有效时，应附加或门。例3.5试用译码器和门电路实现逻辑函数丫 = A

23、B + AC + BC解：（1）根据逻辑函数的变量数选择译码器。通常将译码器的代码输入变量作为函数的输入变量，由于逻辑函数 丫中有A、B、C三个变量，故应选用 3线8线译码器74LS138，译码输出低电 平有效。74LS138译码器正常工作时，使能端 sta =1 , STSTQ。（2）写出逻辑函数的最小项表达式丫 = AB + AC + BC=AbC + ABC + ABC + ABC= mmm6 +m7=m3 件5 件6m7A =B、（4）将逻辑函数丫和74LS138输出逻辑函数表达式比较。令74LS138的代码输入 民=A、3-12所示。A） C，将上式与74LS138各输出端的表达式进

24、行比较后得到Y = 丫3 Y 5 丫6 丫7画连线图。根据最后丫的表达式画出连线图，如图r%Yo7iVjY,V,y；YY-74L513S图3-12 例3.5的连线图例3.6试用译码器和门电路设计一个设备故障指示电路。三台设备的工作情况用红、黄两个指示灯进行监视。一台设备出故障时，黄灯亮；两台设备出故障时，红灯亮；三台设备出故障时，红 灯和黄灯都亮。解：（1）分析设计要求，并设输入、输出变量。设A、B、C三台设备，1表示出故障，0表示正常工作。红、黄两个指示灯分别为丫、丫2,1表示灯亮，0表示灯火。Yi表3-9 例3.6的真值表丫2丫0丫1 Y2Y3Y4Y5Y6 丫77 4LS1 38Y7-ST

25、A 1 jSTBOSTCA21 A。ABC3-9。(2 )列真值表。根据上述分析列出真值表见根据真值表写出逻辑函数表达式为Y = ABC + ABC + ABC + ABC = m3 + m5 + m6 + m?Y2 = ABC + ABC + ABC + ABC = mi + mb + mu + m? 根据逻辑函数的变量数选择译码器。由于逻辑函数中有a、B、C三个变量，故应选用 3 线8 线译码器 74LS138，使能端 sta =1 , STb =STc =0。将逻辑函数Y、2和74LS138输出逻辑表达式比较。 令74LS138的输入 A = A、A = B、 A) =C，将丫1、2和7

26、4LS138各输出端表达式进行比较后得到丫 =丫3 丫5 丫6 丫7 丫2 =丫1 丫2 丫4 Y7(5)画连线图。根据最后 丫、丫2的表达式画出连线图，如图3-13所示。3.3.2二十进制译码器将输入的二一十进制代码(即BCD码)翻译成对应的 10个有效电平(高电平或低电平)输出信号的电路，称为二十进制译码器。它有4个输入端和10个输出端，又称为 4线10线译码器。3-14所示。4线一10线译码器74LS42的逻辑功能示意图和外引脚图如图Id 15 L4 13 12 11 10 T4LS43(a)逻辑符号)7 4LS43百奄77齐GUD(b)外引脚图图3-144线10线译码器74LS42图中

27、，4个代码输入端 AAo (输入8421BCD码),10个译码输出端 绻丫9 (译码输出低电 平有效)。在8421BCD码中，代码10101111这六种状态没有使用，即它们不属于 8421BCD码, 故称为伪码。4线10线译码器74LS42的功能表见表3-10。表3-104线10线译码器74LS42的功能表十进制数输入输出A3A2A1A0丫0丫1丫2丫3丫4丫5丫6丫7丫8丫900000011111111110001101111111120010110111111130011111011111140100111101111150101111110111160110111111011170111

28、1111111011810001111111101910011111111110伪101011111111111011111111111111001111111111110111111111111110111111111111111111111111码由功能表3-10可知，当输入 00001001 （即8421BCD码）时，每一组输入代码均有唯一的一 个相应输出端输出有效电平。当输入出现伪码10101111时，译码器输出 Y0Y9均为高电平（即无效电平），译码器拒绝译码，电路不会产生错误译码，所以称该电路具有拒绝伪码输入的功能。333显示译码器在数字系统中，常需要数码显示电路将数字量用十进制数

29、码直观地显示出来。一方面便于直接 读取测量和运算的结果，另一方面也便于监视系统的工作情况。数码显示电路由显示译码器、驱动 器和显示器组成。1 .七段字符显示器卜9”十个数字。如图3-15所示。（b）段组合图七段字符显示器又称七段数码管，这种字符显示器由七段可发光的字段组合而成。利用字段的 不同组合方式分别显示（a）分段布置图图3-15七段数字显示器发光段组合图常见的七段字符显示器有半导体数码显示器（LED ）和液晶显示器（LCD ）。（1）半导体数码显示器半导体数码显示器是将要显示的字形分为七段，每段为一个发光二极管（LED ）,利用不同发光段组合显示不同的字形。半导体数码显示器有共阴极和共阳

30、极两类，其引脚图和内部接线如图3-16所示。图中的发光二极管ag用于显示MO g CfMOaSbCfgd34e Mdc FgOCC10 9 8 7% 9Mb Og Cf6 b10C9dfeD Pe5 gDP1。2becf10个数字09, DP用于显示小数恵。C O M O44444 JOOOOOO（a）外引脚图e MdOCc CPO MC O M（b）共阴LED的内部接线图ab Oc 出d O e O f Og O一-ft D pO&共阳LED的内部接线图由图3-16 （ b）、（c）可知, 阳极输入（a使用时，通常将阴极接地。74LS48 ）来驱动；共阳极 aDP）为低电平点图3-16 LE

31、D数码管共阴极LED的各发光二极管的阴极相连，DP）为高电平点亮，由输出为高电平有效的译码器（如LED的各发光二极管的阳极相连，使用时，通常将阳极接电源。阴极输入（ 亮，由输出为低电平有效的译码器（如74LS47）来驱动。工作时一般应注意串联合适限流电阻。半导体数码管的主要优点是工作电压低（1.5V3V ）、体积小、寿命长（大于 1000h）、响应速度快（1100ns）、工作可靠。主要缺点是工作电流大（1040mA）。（2）液日日显示器（LCD）这种显示器在没有外电场时，液晶分子按一定方向排列整齐，入射的光线大部分被反射回来， 液晶为透明状态，显示器呈白色，不显数字。当在相应字段的电极加上电压

32、时，液晶因电离而产生 正离子，在电场作用下运动并碰撞液晶分子，从而破坏了液晶分子的整齐排列，使入射光产生散射， 液晶呈现混浊状态，显示器呈现暗灰色，从而显示出相应的数字。液晶显示器的主要优点是工作电压低，功耗极小。主要缺点是亮度较差，响应速度慢。2 .七段显示译码器显示译码器主要由译码器和驱动器两部分组成，通常这两者都集成在一块芯片上。显示译码器 的功能是将输入的 BCD代码转换成相应的输出信号，来驱动七段数码管显示09十个数字。七段显示译码器/驱动器74LS48的引脚图和逻辑功能示意图如图3-17所示。V.YbVcYjY. YfYg*芯绻也卫纭兀.As A2A1A)A1 Ai UT K/RE

33、Om Am AoGNB丘 15 H 131211109沁4S74LS4S（a）逻辑符号（b）外引脚图图3-17七段显示译码器/驱动器74LS48图中，4线代码输入 AA （输入8421BCD码）；七段译码输出YaYg （输出高电平有效），为七段数码管提供驱动信号；三个辅助控制端：灯测试输入端LT，灭零输入端 RBI和灭灯输入端/灭零输出端BI/RBO。74LS48的功能表见表3-11。表3-11七段显示译码器/驱动器74LS48的功能表数字LTRBIA 3A2A1A0BI/RBOYaYbYcYdYeYfYg试灯0XXXXX11111111灭灯XXXXXX0（输入）0000000灭零100000

34、0000000001100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X01111111000081X10001111111191X10011111001110-151X1010-11111显示符号输入输出功能或结合74LS48的功能表3-11，说明其逻辑功能。（1）灯测试功能。当试灯输入端LT =0 , BI /RBO = 1时，输出YaYg均为1，数码管七段全亮，显示8，以测试数码管有无损坏。 灭灯(消隐)功能。只要灭灯输入端 BI

35、 =0,无论输入 A A A、Ao为何种电平，Ya Yg均为0，数码管各段熄灭(此时 bT/rbo为输入端)。灭零功能。设置灭零输入端 RbT目的是为了把不希望显示的零熄灭掉。如数据 0018.90, 将前多余的零熄灭，显示 18.90,则显示结果更加醒目。在LT =1的前提下，只要RbT =0且输入A3a2a1A0000，此时灭零输出端RBO = o,Ya Yg均为0，数码管可使本来应显示的 0熄灭。因此灭零输出端 RBO = 0表示译码器处于灭零状态， 该端主要用于显示多位数时，多个译码器之间的连接。 数码显示功能。当 LT =1 , BT/rbo =1时，若输入8421BCD码，译码输出

36、aYg上 产生相应驱动信号，使数码管显示03-18所示。74LS48内部有升压电阻，可以直接驱动共阴数码管，连接方法如图图中，译码输出管脚YaYg与共阴数码管BI /RBO接1,管脚AA输入8421BCD码，数码管就能显示出相应的十进制数码ag管脚对应连接，辅助控制端LT、 RBI 和09。课 题:数据选择器教学目的：了解数据选择器的概念，熟悉74LS151的逻辑功能；会用74LS151实现逻辑函数教学重点:用数据选择器实现逻辑函数教学难点:数据选择器的应用教学方法：讲授法和讨论交流法教 具：无课 时：23.4数据选择器在数字系统实现多路数据传输过程中，经常需要将其中一路数据挑选出来进行传输，

37、这就需要 用数据选择器。341数据选择器的原理根据地址输入（又称选择输入）信号从多路输入数据中选取其中一路数据作为输出的逻辑电路 称为数据选择器（简称 MUX ）,又称 多路开关”。数据选择器一般有 n个地址输入，2n个数据输入，根据输入数据的路数不同，有2选1、4选1、8选1数据选择器等。3-19所示，是一种多路输入、单路输出的组合电路。图Do，1个数据输出端Y , 2个地址输入端 A、Ao。表3-12为4选1数据选择器的功能示意框图如图 中，4个数据输入端D3、D2、D1、 4选1数据选择器的真值表。D0 *VD1 亠XD 2 &;D3 :数 ，据输 出数 据 输 人Ai Ao选择输入图3

38、-19 四选一 MUX功能示意图从4选1MUX真值表3-12可以看出，两位地址输入代码AAO分别为00、01、10、11时，可从表3-12 4选1数据选择器真值表地址输入数据输入数据输出A1A0D3D2D1D0Y0 0XXXD0D0Y。四路输入数据D0D3中选择对应的一路输入数据送到输出端XXD1XXD2XXD3XXXD1D2D33.4.2集成数据选择器1 .集成数据选择器(1) 4选1数据选择器74LS15374LS153是双4选1数据选择器，即一片74LS153中集成了两个完全相同的4选1数据选择器。3-20所示。74LS153的逻辑功能示意图和外引脚图如图AlAoJ 74LS15315

39、14 D 12 1L 10 P74L5LS12 3 4 5 5 7aEij D ? D1 Do(a)逻辑符号图 3-20双4选1数据选择器(b)外引脚图74LS153图中，DoD3为4个数据输入端，端，ST为选通端(或称使能端)，低电平有效。丫为数据输出端,A、A为两个4选1的公共地址输入使能输入地址输入数据输出StA1A 0丫1XX000D0001D110D211D3表3-13 双4选1数据选择器74LS153功能表74LS153功能表如表3-13所示，当ST=1时，输出丫 =0，输入数据被封锁；当ST = 0时，数 据选择器正常工作，输出逻辑函数表达式可写成(A1Ao)D(A1Ao)Dr(

40、Ao)D(Ao)D3丫 =m0D 0 + m1D1 +m2D2 +m 3D33Y =送 mi Dii =0(2) 8选1数据选择器74LS15174LS151是8选1数据选择器，其逻辑功能示意图和引脚图如图3-21所示。% Q 4。屮小了A (A 1屯 2AoAlA2ST16151413121110 974L5151DCD1D3D3D4D5D6D7(a)逻辑符号DjDiDiDoT y STGND (b )外引脚图图3-218选1数据选择器74LS151图中，8个数据通道D0D7 , 3个地址输入端 A、A、A。，两个互补的输出端 丫和Y，使能端ST (低电平有效)。8选1数据选择器74LS15

41、1的功能表如表3-14所示。表3-148选1数据选择器74LS151功能表使能输入地址输入数据输出STA2A1A0丫1XXX0000Do001D1010D2011D30100D4101D5110De111D7由功能表3-14可见，当ST=1时,输出丫 = 0，输入数据被封锁；当 ST = 0时，数据选择器选通输出，输出逻辑函数表达式为丫 =(A2A1A0)D0 +(瓦入AODj +(A2AA0)D2+(A2AA0)D3 +(A2A1A0)D4 中(人 A1A0)D5 +(A2AA0)D6 +(A2AA)D77丫 =送 miiDi或i 2 .集成数据选择器的应用(1 )数据传输如图3-22所示，

42、16选 人3人2人代=00001111时，把实现数据并一串转换1数据选择器 74LS150 , 16位并行输入数据 D0D15，当地址输入16个并行输入数据依次传送到输出端丫，从而转换成串行数据输出。Y地址输入由 0000至 11113TAl直(J口 OQGQQQQQO口QOQQ口lOllDQLOOlOOllQl16位并行数据输入图3-22数据并一串转换实现多路数据的分时传送一条传输线上分时传送多路数据，可以在该传输线的发送端接数据选择器，接收端接数据分配 器(译码器实现)，在相同的地址输入控制下即可实现多路数据的分时传送。74LS138构成的8路数据分时传送系统如由8选1数据选择器74LS1

43、51和1路-8路数据分配器图3-23所示。数据发送端DO D 1D2D3D4D5D6D 7_Y0STBY1舄Y2ST A呂Y3艮Y4STCY5Y6A2 A 1 A 0 Y7数据接收端 3- 3 YSTAO83Si-4数出疇1选择输入图3-23多路数据的分时传送(2)作函数发生器对于2n选1数据选择器的输出逻辑函数一般表达式为2nY = Z miDi_i =0( ST = 0)当MUX在输入数据全部为 1时，输出为地址变量全部最小项之和；而任何组合逻辑函数都可 以写成最小项表达式，因此，可借助MUX实现组合逻辑函数，构成函数发生器。逻辑函数变量数=MUX地址输入端数直接利用数据选择器的地址输入作

44、为逻辑函数的变量输入。例3.7试用数据选择器实现逻辑函数丫 =AB + AC+ABC解：(1)选择数据选择器。由于逻辑函数 丫中有A、B、C三个变量，所以选 8选1数据选择 器74LS151 O 74LS151输出逻辑函数表达式为Y =(A2 A1A0)D0 +(A2 A1A0)D1 +(A2AA0)D2 +(A2AA)D3 +(A2A1 A0)D4 +(A2A1A0)D5 +(A2AA0)D6 +(A2AA)D7(2)写出逻辑函数Y的最小项表达式Y=ABAc+ABC _(3)比较丫和丫 两式中最小项的对应关系。A2 =A, A =B ,Y 式中包含Y式的最小项时，数据输入取 将MUX数据输入

45、端赋值为D = D = D = D7=ab(C +c)+ Ac(b + b) + Abc =c + Abc+abC + aBc设了 = Y,数据选择器的地址输入为1，没有包含Y式的最小项时，数据输入为0。由此A - C=0D1 = D3 = D4 = D5 = 1画连线图。根据 74LS151地址端和数据端的赋值可画出图3-24所示的连线图。ftcJ.图3-24 例3.7的连线图逻辑函数变量数 MUX地址输入端数将逻辑函数的变量分别有序接入数据选择器的地址输入端，分离出的多余变量用数据选择器的 输入数据代替。例3.8试用4选1数据选择器74LS153设计一个监视交通信号灯工作状态的逻辑电路。每

46、组信 号灯由红、黄、绿 3盏灯组成，正常情况下，任何时刻必有1盏灯亮，而且只允许有一盏灯亮，当出现其它状态时表明电路发生故障，要求发出故障信号，以提醒工作人员前去维修。解：(1)分析设计要求，列真值表。设红、黄、绿 3盏灯分别用变量 A、B、C表示，1表示灯 亮，0表示不亮；用丫表示故障信号，1表示发生故障，0表示正常状态。由此可列出表 3-15所示的 真值表。(2)根据真值表，写出逻辑函数表达式表3-15例3.8的真值表ABCY00010010010001111000101111011111Y = ABC + AbC + aBc + ABC + ABC= ABC +ABC+ABC + ABY

47、 = (AiA0)D0 +(AiA)Di +(AA0)D2 +(AA0)D3比较Y和Y 两式中最小项的对应关系写出4选1数据选择器74LS153输出逻辑函数表达式为(4)设丫 =Y,数据选择器的地址输入为A =A，傀=BMUX数据输入端赋值为Do =C ， Di = D C ， D3 = 1 画连线图。根据式 74LS153地址端和数据端的赋值可画出图3-25所示的连线图。Y:dDfl Di Di Di STt?图3-25 例3.8的连线图1B课 题:加法器、数值比较器教学目的:了解全加器的工作原理，熟悉全加器及多位加法器的逻辑功能；熟悉数值比较器的工作原理，熟悉 位数值比较器74LS85的逻

48、辑符号及功能。教学重点：全加器和74LS85的逻辑符号及功能教学难点:4位数值比较器的扩展教学方法：讲授法和讨论交流法 教 具：无课 时：23.5加法器在数字系统中，尤其是在计算机中，常用到的二进制加、减、乘、除等算术运算都是分解成加法 运算进行的，因此，加法器是构成算术运算电路的基本单元。FA ）。3.5.1全加器能够实现加数、被加数和来自低位的进位数三者相加的电路称为全加器（简称1. 1位全加器设A、B两个数中的第i位二进制数相加， A、Bi分别为加数和被加数， CiJ为相邻低位（第i-1全加器的功能，可列出全加器的真值表见表位）来的进位数，Si为本位的和数，Ci为向高位（第i +1位）的

49、进位数。根据二进制加法运算规则和输入输出AiBiCi 4SCi00000001100101001101100101010111001111113-16。表3-16全加器的真值表由全加器的真值表 3-16可得到输出逻辑函数表达式为S =AiBiCi+AiBCi+ ABiCi+ ABC i 1Ci = Ai BiC i + A Bi Ci+ AiB i C i 二 + ABC 口对以上两式进行化简及变换，得到S =(AiB +ABi)Ci(AiBi +ABi)Ci/= (A Bi)Ci_i+(A Bi)Ci=A B Ci_iC =(AiBi +ABi)Ci+ ABi(Ci+Ci)= (ABi)CM

50、 + ABi根据化简和变换后 Si和Ci的表达式，可画出全加法器的逻辑图，如图3-26( a)所示，全加法器的逻辑符号如图3-26 (b)所示。Bi-1(a)逻辑图AiAi刀込iBiB i_COCiCi-1C CICi-1 CICOCiSi(b )逻辑符号图3-26 全加法器2 .多位加法器实现多位二进制数加法运算的电路，称为多位加法器。根据进位信号连接方式的不同，多位加法 器可分为串行进位加法器和超前进位加法器。(1 )串行进位加法器如图3-27所示为4个全加器组成的4位串行进位加法器。图中，两个4位二进制数A3A2AAo与器。B3B2 B1B0 相加, 相加结果读数为 CsSsSzSSo。

51、低位全加器的进位输出依次接到相邻高位全加器的进 位输入端，最低位的进位输入端接地，进位信号由低位向高位逐级串行传递，这种结构的电路称为串 行进位加法器，又称逐位进位加法器。显然高位数的相加必须等到低位运算完成后才能进行，因此串 行进位加法器的主要缺点是运算速度慢，其优点是电路结构简单。A2 B2S2SoS1A 1 B 1C 3 S3A3B3A2B2A1B1A0B0图3-274位串行进位加法器(2)超前进位加法器为了克服串行进位加法器运算速度慢的缺点，在逻辑设计上可以采用超前进位的方法，其设计思 想是设法将低位进位输入信号经判断直接送到输出端，而不必等到低位进位送来后才形成，这种结构 的电路称为

52、超前进位加法器。由于进位数直接由加数、被加数和最低位进位数形成，各位运算并行进 行，因此超前进位加法器的运算速度快。3.5.2集成多位加法器1 .集成4位加法器3-28所示。74LS283是4位超前进位加法器，其逻辑功能示意图和外引脚图如图VccB 2A2VC2 AB32B3S3C/O3B3S3C OS3S2S1SqS2Sisco77LO28e374LS28：3Ia 3A 2A 1A Ob 3A 2A Ob E0C I2B 1B 01615 1742 3133125114103 912 11 10 9|S283747SS28341 52 63 74 8 5 6 78Si B iAiSS)1AB

53、0BA)CSIoG NB)OC I G N D(a)逻辑符号(b )外引脚图图3-284位超前进位加法器 74LS283图中，AAo和B3bo是两个4位二进制数加数输入端，S3So是4位二进数相加的和数输出端，ci是低位来的进位输入端，co是向高位的进位输出端。2 .加法器的灵活应用加法器除了能够进行二进制数的算术运算外，还可以用来设计代码转换电路等。例3.9设计一个代码转换电路，将 8421BCD码转换为余3码。解：输入为8421BCD码，用D、C B、A表示，输出为余 3码，用丫3、丫2、Y、丫。表示。对应于同一十进制数,3码总比8421BCD码多0011 (即十进制的3)，故有丫丫丫丫。=DCBA +0011根据上式，用片4位加法器74LS283即可实现代码转换。只要令 74LS283的一组