verilog语言写的一频率计,代码+思路

1、高级频率计设计罗中明080400226杜萌080400212 # 北京印刷学院课程设计报告课程设计名称：电子系统综合课程设计课程设计题目：频率计专业：电子信息工程专业班级：08电-2学生姓名：罗中明杜萌学号：080400226080400212DDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDDD指导老师：唐英杰时间：2011年6月27日至2011年7月8日高级频率计设计罗中明080400226杜萌080400212 #频率计课程设计实验报告一、设计任务要求1、基本要求：设计一个3位十进制数字显示的数字式频率计，其频率测量范围在Hz内。量程分别为10k

2、Hz,100kHz和1MHz三档，即最大读数分别为9.99kHz,99.9kHz和999kHz。这里要求量程能够自动转换，具体要求如下：1）、当读数大于999时，频率计处于超量程状态，此时显示器发出溢出指示（最高位显示F,其余各位不显示数字），下一次测量时，量程自动增大一档。2）、当读数小于099时，频率计处于欠量程状态，下一次测量时，量程自动减小一档。3）、采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示测频结果，并将此显示结果保持到下一次计数结束，显示时间不小于Is。4）、小数点位置随量程变更自动移位。二、设计方案1、系统功能（基本功能和附加功能）基本功能：显示待测频率，

3、LED灯显示小数点，显示待测频率的量程。附加功能：实现量程自由变化，通过拨码开关控制待测频率大小。2、系统设计方案说明高级频率计设计罗中明6杜萌080400212高级频率计设计罗中明6杜萌080400212 高级频率计设计罗中明080400226杜萌080400212 1、分频模块：由于测频时不同量程档需要不同的时基信号，分频模块是必不可少的。系统通过试验箱给定的50MHZ的频率通过分频变成0.5HZ,即1秒钟得计数时间，通过1秒钟的记数时间里待测频率上升沿的数量实现频率测定，待测频率通过分频，多路器等实现各频率的测定计数模块：想要实现频率的测定，其实就是在1秒钟的计数时间里对待测频率信号上升

4、沿进行计数，所以计数模块是不可缺少的，本计数器需输出指示超量程和欠量程状态的信号。量程控制模块：对待测频率的量程进行判断，确定量程以后，根据不同的量程在试验箱上显示，我们的设计是4个量程（1，2,3量程和超量程）。：BCD译码模块：用到实验箱SOPC上的6个静态共阳数码管中的后三个数码管，并且试验箱内部有译码器，只需要输入4位数就可以在数码管上显示。三、各模块程序如下：1、分频模块程序：1）百分频模块程序：moduleplj（clk,dignshiinptucl;kotuputdgisnhi;reg40:0coutner;regdingshi;alwasy(posedgeclk)begin/计

5、数时钟上升沿数量，100次时钟周输/出一周期信号，得到100分频信号fi(counter=49=)begingsdhiin=dingshi;tceorun0;=endelsebegincotuenrco=unter1+;endendendmodule给定时钟频率，时钟周期过100次，输出一个周期信号。得到原信号的100分频信号2）十分频模块程序：moduleFP_SHI(clk,dingshiinputclk;outputdigsnhi;reg40:0counter;regdingshi;alwasy(posedgeclk)begin/计数时钟上升沿数量，10次时钟/，期输出一次周期信号，得到

6、10分/频信号fi(coutner=4)=begingsdhiin=dingshitceorun0;=endelsebegincotuenrco=unter1+;endendendmodule给定时钟频率，时钟周期过10次，输出一个周期信号。得到原信号的10分频信号1-J112分频模块程序:moduleFPu(clk,dinsiinpuclkoutputdignshi;/在/时钟信号的上升沿，输出翻转一次，得到时钟的regdingshi;/2/分频信号alwasy(posedgeclk)begindignshi=dingshi;endendmodule给定时钟频率，时钟周期过5次，输出一个周期

7、信号。得到原信号的5分频信号计数模块程序：modulejishu(clk,shuruxinhoa,shuchu);inptuclk,shuruxinhoa;otuput40:0shuchu;reg40:0shuchu;reg40:0counter,counter2;regi;alwasy(posedgeshuruxinhoa)beginf(clki=1=)begin/如果输入信号有变化，而且时钟来了上升沿，则计数器加1；terco=unter1+;endelsebegin(counei0如果时钟电为电，且coune不是电ucucoune,计数的下一模块，后计数e0coun器的。endenden

8、dmodule在定时信号的高电平，数待测信号的上升沿的数量。在输出管脚输出1秒钟待测信号的上升沿数量，即是待测频率的频率。量程控制模块程序：modulelincen(suu,sucu,clk,lincenclkiferquencyinpu400suuinpuclkoutputlaingcheng,shuchu;reg1:0laingcheng;高级频率计设计罗中明080400226杜萌080400212高级频率计设计罗中明6杜萌080400212 # 高级频率计设计罗中明080400226杜萌080400212 #高级频率计设计罗中明080400226杜萌080400212高级频率计设计罗中明

9、6杜萌080400212 #高级频率计设计罗中明080400226杜萌080400212 #eg40:0shuchulwasy(clk)eginfi(shuru10000beginlaingcheng2=0b0;hsuchus=huru;endelsefi(shuru=10000beginanglciheng2=0b1;huchsu1=00000beginangcliheng2=1b0;huchsus=huru;endelsebeginanglciheng2=1b1;huchsus=huru;endendendmodule如/果频率10000,量程00；/如果10000频率100000,量程0

10、1；如/果100000频率1000000,量程10如果频率大于1M,量程为11shuru100000)shuru4&SIliartfchengFshucksHshuru10120000j!Q1!qQJW-WiloaoKTVjft!A训dohw個90CO3&012：高级频率计设计罗中明080400226杜萌080400212高级频率计设计罗中明6杜萌080400212 # #高级频率计设计罗中明080400226杜萌080400212 #高级频率计设计罗中明080400226杜萌080400212高级频率计设计罗中明6杜萌080400212 高级频率计设计罗中明080400226杜萌080400

11、212 #4显示模块程序:modulexianshi(liangcheng,x1,x2,x3,shuru,clk,point1,point2,led3inputclk;input40:0shuru;output3:0led3;reg3:0led3;input1:0liangcheng;outputx1,x2,x3,point1,point2;reg4:0 x1,x2,x3;regpoint1,point2;reg40:0temp1,temp2;alwasy(clk)beginfi(liangcheng=2=0b0)/量程1；begini(suu1000频率大于1000,用位beginx1s=h

12、uru/1000;temp1s=huru%1000;x2=emtp1/100;temp2=emtp1%100;x3=emtp2/10;pt1oin0=;pto2in1=;le4d=30b001;endelse频率小于1000，显示三位，不用位beginx1s=huru/100;temp1s=huru%100;x2=emtp1/10;temp2=emtp1%10;x3=emtp2;pto1in1=;pto2in1=;led4=30b001;endendelsefi(liangcheng=2=0b1)/量程2eginx1s=huru/10000;/分出3位显示，并显示小数点2temp1s=huru

13、%10000;x2=emtp1/1000;temp2=emtp1%1000;x3=emtp2/100;高级频率计设计罗中明6杜萌080400212高级频率计设计罗中明6杜萌080400212 高级频率计设计罗中明080400226杜萌080400212 #poit1n1=;poit2n0=;led34=0b010endelsefi(liangcheng=2=1b0)/量程3egin/分出3位显示，并不显示小数点1s=huru/100000;emp1s=huru%100000;2=emtp1/10000;emp2=emtp1%10000;3=emtp2/1000;poitn11=;poit2n1

14、=;led34=0b011;endelsefi(liangcheng=2=1b1)/量程4egin招过量程，显示FFFled34=0b100;endendendmodule量程00,测得待测信号频率1200HZ,1显示1,2显示2,3显示0poin1电，poin2高电。5.译码模块：moduledecodeXlincengclk,ledinpucl;kinpu10lincheng;inpu4:0 x;outputlede30ledalwasy(clk)begini(laingcheng=2=0b0|laingcheng=2=0b1|laingcheng=21b0eginse(1b001:4le

15、=d41b0011b000:4le=d41b0000b111:4le=d40b1110b1104:led=40b110;0b1014:led=40b101;/根据传递来的数据，决定是直接显示数据0b1004:led=40b100;还显示FFF0b0114:led=40b011;0b0104:led=40b010;0b0014:led=40b001;0b0004:led=40b000;ald:ed=40b000;enadsecendelsef(ilianen1b1高级频率计设计罗中明6杜萌080400212高级频率计设计罗中明6杜萌080400212 # #高级频率计设计罗中明080400226

16、杜萌080400212 #eginle4d=1b111高级频率计设计罗中明6杜萌080400212高级频率计设计罗中明6杜萌080400212 # #高级频率计设计罗中明080400226杜萌080400212 #高级频率计设计罗中明6杜萌080400212高级频率计设计罗中明6杜萌080400212 #高级频率计设计罗中明080400226杜萌080400212 #endendendmodule6.选频模块程序：moduleuanpin(c,d,e,f,p,r,HZouinpu,b,c,d,e,h,p,q,oupuHZoutlwasy(oregincase(p,30b00HZout30b01

17、HZout30b10HZout30b11HZoutHZotueorcdooo根据拨码开关P,q定一个频率。31b00:HZoute31b01:HZout31b10:HZout31b11:HZoutfdeualtH:ZoutenadsceendendmoduleP，q高电合定HZou的频率(，c,d,e,)四、调试过程分析、遇到的问题及解决方法：对于技术模块的总数据的传输控制，之前由于控制条件没有写好，传输时总是把数据清零了，然后传输，这样传输来的数据总是0，得不到我们想要的结果过,变控制(coune0)后，coune，这得到我们想要的计数。且一待测信号频率变，能时更结果。刚开始以为需要一个译码

18、器，来用7段数码管显示数字，于是写了一个译码器，后来发现不用译码，能直接显示2进制数字，于是把译码模块改为传递值的模块，省去了做大的改动的麻烦。高级频率计设计罗中明080400226杜萌080400212高级频率计设计罗中明080400226杜萌080400212 # 高级频率计设计罗中明080400226杜萌080400212 #通过此次课程设计，使我更加扎实的掌握们忘记的VeiloHDL,我们对ED*亠、*、.在这方面的知识欠缺和经验不足。实践出真知识不再是纸上谈兵。实验过程中，也对团来更加默契，在成功后一起体会喜悦的心情的配合才能换来最终完美的结果。什么不懂不明白的地方要及时请教或上网、设计总结：实践，就没有弄不懂的有关uus,学我的知识重新巩固了。也暴露出了前期我知，通过亲自动手制作，使我们掌握的队精神的进行了考察，让我们在合作起。果然是团结就是力量，只有互相之间此次设计也让我明询，只要认真钻了思路即出路，有，动脑思考，动手名名HED课程设计程用电出明ED数字系统设计程大学出ED程序设计用电出eiloHD设计实指导工业出eiloHDL实验用系统设计北京大学出小明高级频率计设计罗中明080400226杜萌080400212高级频率计设计罗中明080400226杜萌080400212 # #高级频率计设计罗中明080400226杜萌0804