同济大学微机原理期末复习

1、把ICW1234几个值取值代表什么抄在空白处第二章：1.8086引脚功能：S6恒为0,表示CPU当前与总线相连。S5表示中断允许标志IF的当前设置。S4、S3合起来指出当前正在使用哪个段寄存器。AD15AD0地址/数据复用引脚（双向，三态），T1传地址，T234传数据，8088不复用，只传送数据。在总线周期的T1状态，在/BHE/S7引脚输出/BHE信号，表示高8位数据线AD15AD8上的数据有效；在T2、T3、T4、及Tw状态，/BHE/S7引脚输出状态信号S7。INTR可屏蔽中断请求信号（输入）可屏蔽中断请求信号，这是一个电平触发输入信号，高电平有效oCPU在每一个指令周期的最后一个T状态

2、采样这条引脚，如INTR有效，IF=1开中断，贝9CPU执行完当前指令响应中断，进入中断响应周期。这引脚上的请求信号，可以用软件复位内部的中断允许位IF）来加以屏蔽。NMI非屏蔽中断请求信号（输入）非屏蔽中断输入信号（NonMaskableInterrupt）,这是一个边沿（上升沿）触发信号。这条线上的中断请求信号不能用软件（IF）来加以屏蔽，所以这条线上由低到高的变化，就在当前指令结束以后引起中断。/RD读信号（输出，三态）读选通信号，低电平有效。当其有效时，表示正在进行存储器读或I/O读。在DMA方式时，此线浮空。READY准备就绪信号（输入）这是从所寻址的存储器或I/O设备来的响应信号，

3、高电平有效。当其有效时，将完成数据传送。CPU在T3周期的开始采样READY线，若其为低，则在T3周期结束以后，插入TW周期，直至READY变为有效，贝9在此TW周期结束以后，进入T4周期，完成数据传送。/TEST测试信号（输入）这个输入信号是和“WAIT”指令结合起来使用oCPU在执行WAIT指令后,CPU处于等待状态，当TEST输入脚有效（低电平有效），则CPU结束等待状态，继续执行WAIT指令后的指令。MN/MX最小/最大模式信号（输入）这个输入信号决定了CPU的工作模式，MN/MX为高电平（5V）CPU处于最小模式，为低电平（0V）CPU处于最大模式。/INTA中断响应信号（输出，三态

4、）当CPU响应外设中断请求时，发出两个连续的/INTAoALE地址锁存允许信号（输出）是CPU提供给地址锁存器（8282）的控制信号，有效时，将AD上的地址打入锁存器。/DEN数据允许信号（输出，三态）当CPU发出数据允许信号作为数据总线收发器（8286）的数据输出允许信号。DT/R数据发送/接收信号（输出，三态）该信号用于控制数据总线收发器数据的传送方向，高电平时，CPU向内存或I/O端口写数据，低电平时，CPU从内存或I/O端口读入数据。IO/M输入输出/存储器控制信号（输出，三态,8088）当为高电平时，表示CPU正与I/O端口进行数据传送，为低电平时，表示CPU正与内存进行数据传送（见

5、下表）/SSO系统状态信号（输出，三态,8088）该信号与DT/R、IO/M信号的组合，表示对应的操作。/WR写信号（输出，三态）有效时，表示CPU正对I/O端口或内存进行数据写入。HOLD总线请求信号（输入）当CPU以外的总线设备要使用总线时，通过该引脚向CPU发一个信号。HLDA总线响应信号（输出）当CPU接收到HOLD后，通过该引脚向发HOLD设备发出HLDA，表示CPU已让出总线控制权,发HOLD的设备可获总线的控制权。/LOCK总线封锁信号（输出，三态）低电平有效，当其有效时，别的总线主设备不能获得对系统总线的控制o/LOCK信号由前缀指令“LOCK”使其有效，且在本指令完成以前保持

6、有效。当CPU处在DMA响应状态时，此线浮空。/RQ/GT0,/RQ/GT1（双向）这些请求/允许（Request/Grant）脚，是由外部的总线主设备请求总线并促使CPU在当前总线周期结束后让出总线用的。每一个脚是双向的，/RQ相当于HOLD，/GT相当于HLDA。GT0比GT1有更高的优先权。这些线的内部有一个上拉电阻，所以允许这些引脚不连接。最大模式，最小模式最小模式一整个系统中只有一个微处理器，如8086/8088，所有控制信号直接由CPU产生。最大模式一整个系统中有两个或两个以上微处理器，除了有CPU外，还有协处理器8087,输入输出处理器8089等，所有总线控制信号由8288产生。

7、工作在最大模式下的CPU必须使用8288总线控制器来提供控制信号，这些控制信号取代在最小模式中的/WR、ALE、IO/M、DT/R、/DEN和/INTA。协处理器8087和CPU的连接8087除了MN/MX、LOCK、/RD、NMI四个引脚未用外，其它引脚意义同CPU。（1）8087通过监视CPU的S2、SI、SO,当CPU进入取指周期（即CPU从内存中取指令），8087同时从总线上读取指令放入自己的指令队列，保持自己的指令队列中的指令与CPU中的指令队列中的指令一致。同时，8087还监测CPU的队列状态线QS1、QS0,了解CPU的当前队列工作情况。8087指令的操作数有二种形式，在8087

8、的堆栈中或在存储器中。在堆栈中，直接执行指令。在存储器中，从存储器读数据由CPU负责，当CPU判断出需要从存储器中读数据时，CPU根据有效地址进行一次“假（虚）读”，即CPU给出地址和读信号，将数据从存储器中读到数据总线上，但CPU不从数据总线上取数据，而由8087从总线上读取数据，如数据一次读不完，8087通过RQ/GT申请总线使用权，继续读取数据的剩余字节。当8087存数据操作时，再控制总线把数据写入由CPU确定的内存单元中。（2）当8087执行指令时，BUSY信号有效，使CPU的/TEST无效，CPU自动执行WAIT指令，CPU每5个T（时钟周期）测试一次/TEST,如/TEST无效CP

9、U再等待。一旦8087指令执行完，BUSY无效，使/TEST有效，CPU脱离WAIT状态，继续取下一条指令执行。（3）8087中断请求线INT与CPU的非屏蔽中断NMI连在一起，当8087运算过程中出现错误时，通过INT向CPU发出中断请求，转入错误处理程序。4.80286存储器管理系统（1）实地址管理模式在实地址方式下，80286的24根地址线A23-A0,只有20根有效，A19-A0，物理地址计算与8086完全相同。（2）保护虚拟地址方式在保护虚拟地址方式下，24根地址线全有效，访问16MB的物理空间，可管理1GB的虚拟存储空间。在保护虚拟地址方式下，段寄存器的值不再直接提供段的基值，而是

10、提供一个描述符在描述符表中的位置，从而找到描述符，在描述符中，放着段的基地址，再加偏移量的实际物理地址。150150MOVAL,BX15150150MOVAL,BX150150描述符用于实现虚拟地址到实地址的变换。描述符分为三类：一般段描述符（代码/数据段描述符）系统控制描述符（特殊段描述符）门描述符（控制转移描述符）一般段描述符（代码/数据段描述符）包括代码段描述符和数据段描述符。功能：给出访问数据、堆栈和代码段的有关地址和访问特权。系统控制描述符（特殊段描述符）包括局部描述符LDT和任务段描述符TSS。功能：提供系统中每个任务的状态段TSS和局部描述符表LDT。门描述符（控制转移描述符）包

11、括任务门、调用门、中断门、陷阱门描述符。功能：在调用门、中断门和陷阱门中，门描述符给出了目标代码段的描述符，再根据代码段描述符转入目标地址。在任务门中给出目的描述符TSS，完成任务切换。系统一共有3个描述符表。GDT（GlobalDescriptorTable）：全局描述符表LDT（LocalDescriptorTable）：局部描述符表IDT（InterruptDescriptorTable）：中断描述符表系统一共有3个描述符表寄存器GDTR、LDTR、IDTR,分别对应了GDT、LDT和IDT。描述符表寄存器：用于存放描述符表在内存地址及表的长度。5.80386介绍80386是第一个32位

12、微处理器，采用132引脚的栅状阵列封装（PGA）,其中34根地址线（A31A2、/BE3/BE0）,32根数据线（D31D0）,3根中断线,1根时钟线，13根控制线，20根电源线VCC,21根地线Vss，还有8根为空，其内部寄存器和操作数都是32位的。三种工作方式：实地址方式、虚地址保护方式及虚拟8086方式。实地址方式-80386就是一个高速的8086/8088CPU。虚地址保护方式-可寻址4GB内存物理地址及64TB的虚拟地址空间，存储器按段组织，每段最大4GB。虚拟8086方式-即可运行8086的应用程序,也可运行80386应用程序。基址寄存器计数寄存器数据寄存器累加器数据寄存器基址寄存

13、器计数寄存器数据寄存器累加器数据寄存器EIPEFLAGSFLAGSCR0康：CR3指令指针标志寄存器机器控制寄存器页故障寄存器页目录表基址寄存器/代码段寄存器堆栈寄存器基址寄存器源变址寄存器目标变址寄存器堆栈段寄存器数据段寄存器扩展数据段寄存器扩展数据段寄存器扩展数据段寄存器堆栈寄存器基址寄存器源变址寄存器目标变址寄存器堆栈段寄存器数据段寄存器扩展数据段寄存器扩展数据段寄存器扩展数据段寄存器表的唸位基地址16位界限值GDT寄存器(GDTR)表的取位基地址1E位界限值IDT寄存器(IDTR)LDT选择符LDT寄存器（LDTR）TSS选择符任务状态段寄存器J31191817161514131211

14、109876540210保留ACVMRF0NTIOPLOFDFIFTFSFZF0PF0AF0CF第三章：T1：输出地址；T2T3:传送数据；Tw:等待内存或者10的响应;PPTP7,书P145第四章：半导体存储器分类：半导体存储器从使用功能上划分，可分为两类：读写存储器RAM(RandomAccessMemory)又称为随机存取存储器；只读存储器ROM(ReadOnlyMemory)。RAM主要用来存放各种现场的输入输出数据、中间计算结果、与外存交换的信息以及作为堆栈使用，它的存储单元的内容按照需要既可以读出，也可以写入或改写。而ROM的信息在使用时是不能改变的，也就是不可写入的，它只能读出，

15、故一般用来存放固定的程序，如微型计算机的引导程序、监控程序等。在RAM中又可分为双极型和MOSRAM。双极型RAM主要用于cache；MOSRAM主要作为主存。在ROM中可分为掩模ROM，可编程只读存储器ROM,可编程可擦去只读存储器EPROM。RAM与CPU的连接，主要有以下三个部分：地址线的连接；数据线的连接；控制线的连接。RAM片内译码方式：地址译码有两种方式：一种是单译码方式或称字结构，适用于小容量存储器中；另一种是双译码，或称复合译码结构。3.存储器与CPU的连接：地址线的连接；数据线的连接；控制线的连接。连接中考虑的问题：CPU总线的负载能力CPU的时序和存储器的存取速度之间的配合

16、问题存储器的地址分配和选片问题片选信号的产生，3种译码方法：全译码法全译码法就是将高位的地址(A19-A16)全部进行译码，经过译码器的输出作为存储芯片的片选信号，而低位地址(A15-A0)作为存储芯片内单元选择(片内地址)。部分译码法部分译码法就是将高位的地址(A17-A16)不全部进行译码，只取部分地址线送译码器译码,经过译码器的输出作为存储芯片的片选信号，而低位地址(A15-A0)作为存储芯片内单元选择(片内地址)。线译码法将高位的地址某一位地址线(A17选一片，A18选一片)直接作为存储芯片的片选信号，不经过译码器译码，而低位地址(A15-A0)作为存储芯片内单元选择(片内地址)。存储

17、器的扩展：第六章：端口编址：统一编址方式：将外设端口地址和存储器编址在一个地址空间中，优点：CPU对外设的操作可使用全部的存储器操作指令，故指令多，使用方便。内存和外设的地址分布图是同一个。不需要专门的输入输出指令以及区分是存储器还是I/O操作的控制信号c缺点：外设占用了内存单元，使内存容量减小。程序不易读。独立编址方式：内存地址和I/O地址分开编址。优点：CPU对外设的操作要通过专用的1/O指令。程序易读。不占用内存空间。缺点：(1)编程灵活性差。(2)需要专用的I/O指令。2.10端口实现分配地址方法：用门电路实现端口译码用译码器实现端口译码用比较器实现端口译码PROM实现端口译码数据传送

18、的方式：.查询传送方式：查询式输入，查询式输出输入：P0LL:INAL，STATUS_P0RT；从状态端口输入状态信息TESTAL，80H；检查READY是否为1JEPOLLINAL，DATA_PORT输出：；未READY，循环；READY，从数据端口输入数据POLL:INAL，STATUS_PORT；从状态端口输入状态信息TESTAL，80HJNEPOLLMOVAL，STOREOUTDATA_PORT，AL；检查BUSY位；BUSY则循环等待；否则，从缓冲区取数据；从数据端口输出实例：输入：一个有8个模拟量输入的数据采集系统，用查询的方式与CPU传送信息START:MOVDL，0F8HLEA

19、DI，DSTOR;设置启动A/D转换的信号；存放输入数据缓冲区的地址偏移量一DIAGAIN：MOVAL，DLANDAL，0EFHOUT4H，ALCALLDELAYMOVAL，DLOUT4H，ALPOLL：INAL，2HSHRAL，1HJNCPOLLINAL，3STOSBINCDL;使D4=0；停止A/D转换且选择模拟量A0；等待多路开关切换完成;启动A/D；输入状态信息；若未READY，程序循环等待；否则，输入数据；存至内存；修改多路开关控制信号，指向下一个模拟量JNEAGAIN；8个模拟量未输入完，循环已完，执行别的程序段输出：设计一个输出接口，连接一个8段显示器，使显示器循环显示0-9。S

20、TART:MOVDX，51EHMOVCL，0AHMOVSI，DSTOR；设置10端口地址到DX；设置显示字符数；存放输入数据缓冲区的地址偏移量一SIAGAIN：MOVAL，SIOUTDX，ALCALLDELAYINCSIDECCLJNZAGAIN;取显示的数据到AL；输出；延迟；数据缓冲区指针加一；计数值减一；未显示完继续显示JMPSTARTDELAY：MOVBX，0FFFFHJMPSTARTDELAY：MOVBX，0FFFFHLOOP：DECBXJNZLOOPRET；否则，重新再开始；设置延迟常数；循环延迟DSTOR：DB3FH，06H，5BH，4FH，66H，6DH，7DH，07H，7FH

21、，6FH（2）.中断传送方式：CPU利用率高，但是每次需要保护现场，保护断点（3）.直接存储访问（DMA）:硬件在外设与内存之间直接进行数据交换DMA控制器必须有以下功能：（1）能向CPU发出HOLD信号；（2）当CPU发出HLDA信号后，接管和控制总线，进入DMA方式；（3）发出地址信息，能对存储器寻址以及能修改地址指针；（4）能发出读或写等控制信号；（5）能决定传送的字节数，判断DMA传送是否结束；（6）发出DMA结束信号，使CPU恢复正常工作状态。现在可以实现存储器与存储器，存储器与10设备，10设备与10设备之间的DMA传送DMA传送方式：单字节方式；字节（字符）组方式内部结构和寄存器

22、Intel8237在图中的通道部分只画出了一个通道的情况，即每个通道都有一个基地址寄存器（16位），基字节数计数器（16位），现行地址寄存器（16位）和现行字节数计数器（16位），每一个通道都有一个6位的模式寄存器以控制不同的工作模式，所以，8237的内部寄存器的类型和数量如表所示。DMA8237控制器的结构CLK：时钟信号nCS：片选信号RESET:复位信号READY：准备好信号，同CPU。AEN：DMA地址允许信号，有效时，将）MA访问内存的高8位地址（在外部锁存器中）放上系统总线上，同时用于屏蔽其它的总线驱动。ADSTB:地址选通，将DB7-DB0上的地址信号（高8位A15-A8）打入到

23、外部地址锁存器中。nMEMR:存储器读信号nMEMW:存储器写信号nIOR：I/O读信号，双向，当8237作为从属器件时，nI0R信号作为输入，CPU通过nIOR对8237进行读操作。当8237作为主器件时（即控制总线时），nIOR作为输出，用于8237对外设的读信号。nIOW：I/O写信号，同nIOR信号。nEOP：DMA结束信号，双向，8237的任一通道在传输完（即计数减到O）,nEOP有效（作为输出），如DMA未传完，正在传送中，外部可以从nEOP送入一个有效信号强制结束DMA传送。DREQ3-DREQ0:外设的DMA请求信号，外设有数据准备好时，向8237提出一个DREQ,表示有数据传

24、送。注：DREQ必须保持到DACK有效为止。DACK3-DACK0:外设的响应信号，通知外设可以进行数据传送。HRQ：向CPU提出总线请求信号。HLDA：CPU的总线应答信号。DB7-DB0:数据线，双向，8237作为从器件时，CPU通过该线对8237进行读写。在8237作为主器件时，8237通过该线送出要访问内存的高8位地址（A15-A8）。A3-A0：地址线，双向，8237作为从属器件时，CPU通过该线选择8237内部寄存器。8237主控时，输出内存低4位地址（A3-A0）。A7-A4：地址线，8237作为主控时，输出内存地址A7-A4。控时，输出内存低4位地址（A3-A0）。A7-A4：

25、地址线，8237作为主控时，输出内存地址A7-A4。A7READY一HRQHLDA一nMEMRME嘛YAEKYADSTBvEOP数据总线缓冲器地址寄存器计数寄存器地址寄存器计数寄存器地址寄再器计数寄存器控制逻辑命令寄存器状态寄冇器地址寄存器计数寄存器AA7A6AA5A4nEOPA3VA2-*AIY_AA0VccV_DDOY_ADD1WADB2一DB3Y_B-DB4|ACK0DACK1ADBSW_ADB6VDB76.8237工作模式单字节传送方式，块传送方式，请求传送方式，级连方式7.8237寄存器组8237内部寄存器可以分成两大类，一类是通道寄存器，即每个通道都有的现行地址寄存器现行字节数寄存

26、器和基地址及基字节数寄存器；另一类是控制和状态寄存器。这些寄存器是由最低4位地址A3AO以及读写命令来区分的。现行地址寄存器每一个通道有一个16位的现行地址寄存器。在这个寄存器中保持用于DMA传送的地址值，在每次传送后这个寄存器的值自动增量或减量。在传送过程中地址的中间值就保存在这个寄存器中。现行字节数寄存器每个通道有一个16位的现行字节数寄存器，它保持着要传送的字节数，在每次传送后此寄存器减量。在传送过程中字节数的中间值保存在这个寄存器中。基地址和基字节数寄存器每一个通道有一对16位的基地址和基字节数寄存器，它们存放着与现行寄存器相联系的初始值。在自动初始化情况下，这两个寄存器中的值用来恢复

27、相应的现行寄存器中的初始值。这些寄存器中的值不能被CPU读出。命令寄存器这是一个8位寄存器，用以控制8237的工作。DO位用来规定是否工作在存储器到存储器传送方式。若bib二IX1若bib二IX1i止存储器到存储器1允许翔器到存歸0禁止通道哋址保持1允许通道哋址保持.X若bitO=O】控制器允许J控制器禁止1正常定时1磷定时X若bitO=l0DACK有效为低1DACK有效为高0DREQ有效碱1DREQ有效为町模式寄存器每一个通道有一个6位的模式寄存器以规定通道的工作模式，在编程时用最低两位来选择写入哪个通道的模式寄存器。6.请求寄存器8237的每个通道有一条硬件的DREQ请求线，当工作在数据块

28、传送方式时也可以由软件发出DREQ请求。屏蔽寄存器每个通道外设通过DREQ线发出的请求，可以单独地屏蔽或允许。所以，在8237中有一个屏蔽寄存器。状态寄存器8237中有一个可由CPU读取的状态寄存器。状态寄存器中的低4位，反映了在读命令瞬间每个通道的字节数是否已减到零。高4位反映每个通道的请求情况。9.临时寄存器在存储器到存储器的传送方式下，临时寄存器保存从源单元读出的数据，又由它写入目的单元。在传送完成时，它保留传送的最后一个字节，此字节可由CPU读出。READY信号使其复位。第七章：CPU对中断的响应：关中断保留断点及状态寄存器取中断入口，转入相应的中断服务程序在中断服务程序中完成如下工作

29、1.保护现场将在中断程序中会用到的寄存器用PUSH指令压栈保护。中断服务完成中断程序要做的工作。恢复现场把所保存的各个内部寄存器的内容和标志位的状态从堆栈弹出，送回CPU中的原来位置。这个操作在8086中也是由服务程序中用POP指令来完成的。开中断与返回在中断服务程序的最后，要开中断(以便CPU能响应新的中断请求)和安排一条中断返回指令(IRET)，将堆栈内保护的IP、CS和FLAGS值弹出送回IP、CS和FLAGS，返回被中断的程序。2.8086软中断和硬中断软件中断由指令的执行所引起的；硬件中断由外部(主要是外设)的请求所引起的。对于硬件(外部)中断，CPU是在当前指令周期的最后T状态采样

30、中断请求输入信号，如果有可屏蔽中断请求，且cpu处在开中断状态(if标志为1),贝ycpu转入两个连续的中断响应周期，在第二个中断响应周期的T4状态前沿，采样数据线获取由外设输入的中断类型码；若是采样到非屏蔽中断请求，贝EPU不经过上述的两个中断响应周期，而在内部自动产生INT。对于软件中断，中断类型码也是自动形成的。被零除为0、单步为1、断点为3和溢出为4对于INTn指令，则类型码即为指令中给定的n。上述的任何一种中断，CPU响应以后，都是要保护标志位和保护断点(现行的码段寄存器CS和指令指针IP)，然后转入各自的中断服务程序。3.8259A中断响应周期在第一个中断响应周期，8259A并不向

31、CPU输送任何内容。在第二个中断响应周期，8259A将向CPU输送如表所示的中断向量。其中的T7T3是由用户在8259A的初始化编程中规定，而低3位则是由8259A自动插入的。4.8259A初始化编程若CPU用一条输出指令向8259A写入一个命令字，其D4=1,输出指令地址中A0=0，则被解释为初始化命令字1(ICW1)ICW1启动了8259A中的初始化顺序，自动发生下列事件：边沿敏感电路复位，这意味着在初始化以后，中断请求输入线必须由低变高才产生中断中断屏蔽寄存器清零；IR7输入被赋为优先权7；从模式地址置为7；特殊屏蔽模式清除，状态读置为IRR；若IC4=0,则在ICW4中所选择的所有功能

32、全置为0(非缓冲方式，非自动停止中断方式)。对8259A的初始化编程是向它输送24个字节的初始化命令字，其顺序如图所示ICW1和ICW2是必须送的，而ICW3和ICW4是由工作方式来选择的。ICW1ICW4在PPTP945.8259A工作字在对8259A进行了初始化编程(输送了适当的初始化命令字)之后，芯片已作好了接收中断请求输入的准备。在8259A的工作期间可由工作命令字以规定其各种工作方式。8259A有三个工作命令字OCW(OCW1、OCW2和OCW3)。0CW1:A(|D?D&D；DjDjDjD|Dp0CW2:0CW2:0CW2命令字自利肚转=特殊血转DRSLEOJ0CW2命令字自利肚转

33、=特殊血转DRSLEOJ0L|q叫6肓熾旳中肺请求瓯別uJ2J45j7If101fl101IJ116fl111*IIIflC)11I04110111(111(1ftV00111110()1Q非持JtHS前令*打辣时EXJI谕中採非袍眛的比）1話寻施转在口动的ROI方式趙转僚ED在口动的卜QI方式罐转（消住，*按持球的ECI7T式険转”童优先权侖牛OCW3:OCW3:ruMjiLMVHtan0ATESMMSMV1Q1rKAR1SruMjiLMVHtan0ATESMMSMV1Q1rKAR1S压必込吐口0CW34丄I)101)11tIVill册list0101T111u东下1LRK布-、fRI)她b

34、k6.8259A6.8259A编程：PPTP145三道例题初始化程序如下：初始化命令字：ICW1:00010011B13HICW2:00001000B08HICW4:00000001B01H程序：MOVAL,13HOUT20H,ALMOVAL,08HOUT21H,ALMOVAL,01HOUT21H,AL（2）程序实例：MOVDX,0FFF0H；8259初始化MOVAL,11HOUTDX,ALINCDXMOVAL,50HOUTDX,ALMOVAL,01HOUTDX,ALXORAX,AX中断入口初始化MOVES,AX；MOVAX,SEGINTPRINT97MOVBX,156HMOVES:BX,AX

35、MOVAX,OFFSETINTPRINTMOVBX,154HMOVES:BX,AXMOVCLOFFH；初始化数据块长度MOVSI,3000H；初始化内存指针MOVAL，SIMOVDX,0FF0HOUTDX,ALINCSIDECCLL:WAITINCSI；DECCL修改内存指针JNZLHLT修改数据长度第八章：1.8254控制字kl敌雅迪井讣数方式选抒数制D7D5D5D4D3D2DLDO001计数劈0()01HLT修改数据长度第八章：1.8254控制字kl敌雅迪井讣数方式选抒数制D7D5D5D4D3D2DLDO001计数劈0()01散按预疔:令停01T计数耦101：見帙写低孑节10：计数臘210

36、：只漬写高字节He读出控制7ib先低后髙000：方式00；.:进制001：方式1hBCD010：方式2U11：方式3100：方式4101:方式2.8254命令字115+散值讣RV2it-Hdl01=选揮计歡醤】3.8254状态字D6DID302DIDO07D6OUTNULLMHOBCD_or士效计救1=计数怕訂敦小1T=O1-O1T=14.8254工作方式1方式0：计数到0后暂停工作这是一种软件启动，不能自动重复的计数方式。该方式下，在GATE=1的条件下，当通道写入控制字后，OUT输出低电平，写入计数初值后，开始减1计数，直到计数减为0,OUT输出变为高电平，通道停止工作。方式1可编程的单脉

37、冲这是一种硬件启动，不能自动重复的计数方式。方式2:分频器这是一种软硬件都可以启动得方式。如有先有GATE=1，则写入计数初值后，计数器启动，进行减1操作，如送初值时，GATE=0，则初值送入后，计数器不启动，等至0GATE=1后，才启动。通道启动后，OUT输出高电平，计数值减至1时，OUT变低，减到0后，OUT又变高，通道又继续从初值开始减1操作，重复上述过程，结果OUT端输出一串负脉冲。如初值为N,则输入N个CLK，OUT输出一个负脉冲，所以，称分频器。特点：要使通道按分频器正常工作，GATE必须为1,当GATE=O通道则停止计数，并使计数器中的计数值恢复到原计数初值。在计数过程中，如果输

38、入新的计数初值，不会影响正在计数的过程，但从下一个计数过程开始，将按新写入的计数初值进行计数。方式3：方波发生器这是一种软硬件都可以启动得方式，计数过程能自动重复，但OUT端输出是方波。GATE=1，写入控制字，写入计数初值，通道开始计数，输出端OUT为高电平，直到计数器初值一半时（初值为偶数时为N/2,初值为奇数时为（N+1）/2），OUT输出低电平，直到计数位0后，OUT又变高，通道计数重复上述过程。特点：GATE=1，通道允许计数，GATE=0，通道停止计数。如果在计数过程中GATE端输入一个负脉冲，通道将按写入的计数值重新开始计数。在计数期间，如果写入新的计数初值，不影响正在计数的过程

39、，但从下一个计数过程开始将按新写入的计数初值进行计数。方式5：硬件触发选通只有硬件启动，不能自动重复的计数方式。f仙计数中II工卜殓11MS更诉初值OUT波形方式0软件GATE=0无立即有效ao方式1/无卜轮有效方式2GATE=0有卜轮有效K2|1M式3GATE=0卜半轮有效N/3|N/21方式4软件GTE=0下-轮右效sw方式5谨件无卜轮有效N105.8254定时时间计算T=1/TmXNT:延迟时间Tm:CLK的频率N:定时常数例：CLK为2.048MHz,N=0100H=256D则：T=（1/2.048）X256=125uS6.编程MOVAL,70H；设控制字OUT07H，AL；输出至控制

40、字寄存器MOVAL，90H；设置计数值低字节OUT05H，AL；低字节输出至计数通道1MOVAL，01H；设置计数值高字节OUT05H，AL；高字节输出至计数通道17D6D5D4D3D2D1DO讣数器选群读写格武讣数方式选择数制0：二进制bBCD00：计数器000：数据锁存命令000；方式。01：计数器i01：只读写低字节001：方式110；计数器210：只读写高字节010：方式211：读出控制字11：先低后高0：二进制bBCD1nn.古才MOVAL，40H；计数器1的锁存命令OUT07H，AL；写入至控制字寄存器INAL，05H；读低8位MOVcl,al；存于CL中INAL，05H；读高8位MOVCH,AL；存于CH中第九章：可编程并行接口8255A(10接口芯片)有三种基本的