CPLD-FPGA课件(第1章)好东西

1、CPLD/FPGA的开发与应用 潘松等， EDA技术与VHDL，清华大学出版社 潘松等， VHDL实用教程，电子科技大学出版社 甘历等， VHDL应用与开发实践，科学出版社 侯伯亨等，现代数字系统设计，西安电子科技大学出版社 徐志军等，CPLD/FPGA的开发与应用，电子工业出版社 郭勇等， EDA技术基础，机械工业出版社 顾斌等， 数字电路EDA设计，西安电子科技大学出版社 http:/ http:/参考教材及资料第1章 EDA技术概述 伴随着2l世纪信息化时代的到来，对电子产品在性能、规模、复杂度和集成度等方面的要求越来越高。与模拟系统相比数字系统具有抗干扰能力强，工作稳定可靠，便于大规模

2、集成，易于实现小型化、模块化、低功耗等优点，因此数字化技术己渗透到科研、生产和人们日常生活的各个方面，数字化、智能化、高度集成化成为现代电子产品的重要标志，也引发了电子系统构建方式的改变。 电子系统构建方式的改变带来电子产品设计方法的变革，目前，现代电子设计技术的核心已转向基于计算机的电子设计自动化技术，即EDA(Electronic Design Automation)技术。1.1 电子设计自动化EDA技术设计方法硬件电路的软件设计方式,硬件设计如同修改软件程序一样快捷方便。自动化程度更高,且直面产品设计。集成化程度更高，可构建片上系统。目标系统可现场编程，在线修改升级。开发周期短设计成本低

3、，设计灵活性高。EDA技术基本特征 EDA是在CAD基础上发展起来的计算机辅助设计系统，是以大规模可编程逻辑器件为设计载体，以硬件语言为主要设计描述，以计算机软、硬件开发系统为设计工具，自动完成集成电子系统设计的一门新技术。传统设计与计辅设计EDA高效率的EDA设计依赖于其自顶向下的设计流程和功能强大的开发工具 EDA技术的发展 分为三个阶段 20世纪70年代CAD 20世纪80年代CAE 20世纪90年代EDA EDA技术发展概况 EDA技术是一门综合性技术，它融合多学科于一体，又渗透应用于多学科之中，其发展历程与集成电路制造技术、在系统可编程技术、计算机辅助设计及应用技术的发展同步。 进入

4、21世纪后，随着基于EDA的SOC(片上系统)设计技术的发展，软硬核功能库的建立，EDA技术开始步入崭新阶段：1）在FPGA上实现DSP（数字信号处理）应用成为可能 2）在一片FPGA中实现一个完备的数字处理系统SOC成为可能 3）功能强大的EDA软件不断推出 4）电子技术领域全方位融入EDA技术 5）软硬IP(Intellectual Property)核在电子领域广泛应用6）基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统7）复杂电子系统的设计和验证趋于简单8）SoPC高效低成本设计技术趋于成熟 专家认为，21世纪将是EDA技术快速发展时期， 将使得电子技术领域各学科的界线更加模

5、糊(软/硬件,模块/系统,方案/实现等)，更加互为包容其应用更为广泛，EDA技术将成为对21世纪产生重大影响的十大技术之一。 数字系统的实现手段与数字器件的发展过程密切相关。数字器件从功能/规模上可分为： 实现手段1.2 数字系统实现手段 标准逻辑器件：SSIC(如逻辑门、触发器等)，MSIC(如全加器、计数器等) 专用集成芯片：ASIC（Application Specific Integrated Circuit） 可编程逻辑器件：半定制的PLD,可编程/结构化ASIC等。 微处理器芯片：CPU，DSP，ARM等。因此，数字系统可以在以下几个层次上进行构建：1) 选用通用集成电路芯片设计构

6、建数字系统。2) 采用专用集成电路全工艺定制设计(ASIC)。应用可编程逻辑器件实现单片数字系统(SOC)。选用微处理器芯片构建数字系统。采用大规模CPLD/FPGA器件实现可编程片上系统SOPC。 通用集成电路构成数字系统即采用SSIC、MSIC等标准逻辑器件，根据系统的设计要求，构成所需数字系统。早期的数字系统的设计，都是在这个层次上进行的。这样完成的系统设计，由于芯片之间的众多连接，造成系统可靠性不高，体积较大，集成度低。当数字系统大到一定规模或系统复杂度进一步提高时，这种方式常常力不从心，搭建调试会变得非常困难甚至不可行。 专用集成电路ASIC可以弥补一些不足。ASIC是专为某一数字系

7、统设计制作的集成电路，是面向专门用途的芯片，一个复杂的数字系统可以用一个ASIC来实现，因而体小量轻，功耗小，集成度高，系统工作可靠，是数字系统设计的一个重要手段。但有两点局限了ASIC的进一步发展空间： 一是ASIC的掩膜制作工艺和全定制制作方式使得产品的设计、面市周期拉长，开发成本增加，价格昂贵。 二是ASIC功能单一，灵活性差。科学技术发展日新月异，电子系统功能千差万别，ASIC难以满足不断更新的设计需求。 众所周知，数字器件的发展标志着数字系统实现手段的变革，随着集成电路制造工艺的进步，数字系统的实现手段经历了由分立元件小规模集成芯片SSIC中规模集成芯片MSIC大规模集成芯片LSIC

8、乃至超大规模集成芯片VLSIC的过程。基于CPLD/FPGA的数字系统SOPC实现 高速发展的可编程逻辑器件为现代数字系统设计提供了一种新的实现手段，代表着数字系统设计领域最新潮流与发展方向。这种设计方法以EDA设计软件为工具，将传统数字系统设计中的画图、搭建与调试用设计输入、逻辑综合时序仿真取代，将整个系统下载在一个PLD芯片上，实现SPOC设计。 设计描述1.3 数字系统设计描述 传统的数字系统设计描述方法有：文字叙述,真值表列写,逻辑方程式,状态转换图,时序波形图,逻辑电路图等,中小规模数字系统设计中常应用门级结构描述方式。 基于EDA技术的数字系统设计描述是一种人机交互式输入方式,除了

9、接受电路图/波形图设计输入外，最主要、也是最具EDA特色的设计描述是硬件描述语言HDL(Hardware Description Language),它用文本形式来描述数字电路的信号连接与逻辑功能,是一种RTL/系统级的行为描述方式，特别适合中大规模数字系统设计。 硬件描述语言发展至今已有20多年的历史,它是EDA技术的重要组成部分,也是EDA技术发展到高级阶段的一个主要标志,已成功应用于数字系统开发的各个阶段：设计,综合,仿真和验证等,使设计过程达到高度自动化。常用的HDL有：VHDL ，Verilog，ABEL，AHDL等。 AHDL(Altera HDL) ALTERA公司发明的HDL,

10、特点是非常易学易用,学过高级语言的人可以在很短的时间(如几周)内掌握AHDL。缺点是只能用于ALTERA自己的开发系统。 ABEL是一种早期的硬件描述语言支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。 Verilog是在C语言基础上发展起来的硬件描述语言，句法格式比较灵活自由，易学易用,更适合于RTL或门级描述，最大特点是便于综合，对开发工具要求降低。 VHDL语法格式类似一般的计算机高级语言，具有强大的系统级行为描述能力，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。 VHDL和Verilog已先后成为IEEE标准语言，是最具代表性和使用最广泛的HDL语言，两者最大差

11、别在于逻辑描述的层次不同。国内教学大多采用编程风格规范严谨，且引入较早的VHDL。 硬件描述语言VHDL VHDL是美国国防部在70年代末和80年代初提出的VHSIC计划的产物。 由美国国防部(DOD)制定，作为各合同厂商之间提交复杂电路设计文档的一种标准方案。VHDL: VHSIC Hardware Description LanguageVHSICVery High Speed Integrated Circuit（1982年）VHDL 发展历史VHDL主要特点VHDL是一门标准化语言,适用于各种EDA设计开发工具,具有很强的可移植性。VHDL是一门设计输入语言,将系统的行为功能用文本代码

12、描述,充分体现了硬件电路的软件实现方式。VHDL是一门网表语言,在基于计算机的设计环境中作为不同设计工具间相互通信的一种低级格式,可替换,可兼容。VHDL是一门测试语言,可在设计描述的同时建立测试基准(test-bench),对设计进行功能模拟和行为仿真。VHDL是一门可读性语言,既为计算机接受也易被人们所理解；既可作为设计输入,又是一份技术文挡。 此外，与其它硬件描述语言相比，VHDL具有更强的系统级行为描述能力和更长的生命周期，已成为数字系统设计领域最佳的硬件描述语言之一。1.4 基于EDA技术的设计流程 设计流程自顶向下的设计流程设计准备 设计输入 仿真验证 设计处理编译/检查建模/化简

13、优化/综合布局/适配网表提取下载测试 （1）原理图输入方式：利用EDA工具提供的图形编辑器以原理图的方式进行输入。原理图输入方式比较容易掌握，直观且方便，所画的电路原理图与传统的器件连接方式完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。然而原理图输入法的优点同时也是它的缺点：随着设计规模增大，对于图中密密麻麻的电路连线，设计的易读性迅速下降，尤其是当规模达到一定程度时这种输入方式将无法胜任；一旦输入完成，电路结构几乎无法改变：难以移植、难以存档、难以交流、难以交付，因为不可能存在一个标准化的原理图编辑器。 对于目标器件为FPGA/CPLD的ED

14、A设计基本流程如下:（2）状态图输入方式：以图形的方式表示状态机进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDL程序。这种设计方式简化了状态机的描述，在RTL设计中有一定的应用。（3）文本输入方式：利用EDA工具提供的文本编辑器以程序代码的方式进行输入。是最一般化、最具普遍性的输入方法，任何支持HDL的EDA工具都支持文本方式的编辑和编译，可以弥补原理图输入的不足。1设计输入常用的设计输入方式有三种： 欲把HDL的软件设计与硬件实现挂钩，则需要利用EDA开发工具的综合器进行逻辑综合。 综合器可把HDL描述的功能转化成具体的硬件电路。针对设计要求及给定器件的结

15、构特性等约束条件，综合器通过编译、建模、优化、仿真等过程，可将某一特定项目的HDL描述转化为门级电路的结构描述是软件描述与硬件实现的一座桥梁。 综合过程可在三个层次上进行：行为描述RTL描述：称作行为综合；RTL描述门级描述：称作结构综合；门级描述版图描述：称作版图综合因此综合器分RTL级综合与行为级综合两种如：Synplify就是典型的行为级综合工具。 2逻辑综合和优化通常,VHDL程序需要行为级综合器 硬件描述语言的综合过程 逻辑综合、功能仿真后才能进行目标适配（即结构综合）。利用适配器将逻辑综合后的网表文件针对某一具体的目标器件进行逻辑映射操作(其中包括底层器件配置、逻辑分割、逻辑优化、

16、布局与布线等)。 适配器又称为布局布线器，其功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JEDEG格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于综合器所指定的目标芯片。 通常EDA开发工具中的综合器可由芯片生产厂家或专业的第三方EDA公司提供(如 Synplicity公司的Synplify综合器)，而适配器则需由FPGACPLD供应商自己提供，因为适配器的适配对象直接与器件结构相对应。 3目标器件布局与适配 目标适配和结构综合前需进行VHDL行为功能仿真。即对VHDL所描述的内容进行模型功能仿真，由于VHDL的行为仿真是面向高层次的系统级仿真

17、，是根据VHDL的语义进行的，只对VHDL的系统描述作可行性评估测试，此时的仿真不针对任何硬件系统，只限于功能验证，与具体电路没有关系，也不考虑硬件延迟。 结构综合后，VHDL综合器将生成一个VHDL网表文件。该网表文件采用VHDL结构描述方法，可在VHDL仿真器中进行所谓的时序仿真，此时的仿真充分考虑了电路的硬件特征，仿真结果与门级仿真基本一致。 4目标器件的编程/下载 如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原定设计的要求，则可以将由FPGA/CPLD布线/适配器产生的配置/下载文件(熔丝图JED文件)通过编程器和下载电缆载入目标芯片FPGA或C

18、PLD中。5设计过程中的有关仿真设计准备 设计输入 仿真验证 设计处理编译/检查建模/化简优化/综合布局/适配网表提取下载测试 设计输入编辑器 检查/分析器 布局/布线适配器 编程下载器 功能/时序仿真器EDA设计流程EDA开发工具 优化/综合器 EDA集成开发工具1.5 EDA技术开发工具 开发工具Altera集成开发工具- QuartusII 随着EDA技术的发展与计算机应用水平的提高，各大PLD生产厂家及EDA软件开发商相继推出界面友好、使用方便、功能强大的集成开发工具。如:Altera公司的Maxplus/Quartus，Xilinx公司的Foundation，Lattice公司的ispEXPERT Synplicity公司的Synplify综合器，ModelTechnology公司的ModelSim仿真器等。 设计输入 逻辑综合 布线前仿真 目标适配 布线后仿真 下载测试基于EDA工具的开发过程总结EDA技术研究的主要内容EDA技术涉及面广，内容丰富，从教学和实用的角度看，主要应掌握如下四个方面的内容： 大规模可编程逻辑器件_ EDA设计载体 ； 硬件描述语言_ EDA