《DSP系统设计及应用》第五章

1、DSP系统设计及应用胡景春151DSP系统硬件设计基础 52DSP常用接口 53DSP应用系统硬件设计举例 第五章DSP应用系统的硬件设计25.1. DSP系统硬件设计基础 5.1.1高速外围器件1.采用高速外围器件的原因2.高速外围器件的选择（1）小规模IC:74系列采用74HCXX、74FXX、74AXX；（2）存储器：选用ISSI、IDT、CYPRESS、HITACHI、TOSHIBA、NEC、 SAMSUNG、HUNIX、SGS-THOMSON 等公司高速静态存储器SRAM、低功耗大容量SRAM、FIFO；双向RAM；FLASH；SDRAM、EDO；EPROM；EEPROM等各类存储器

2、。相应的芯片系列有： IS62LVxx 、CY7Cxx、AS7Cxx 等。芯片一般采用贴片，速度一般在10ns左右，容量的选择范围很广。（3）A/D、D/A芯片：一般选用分辨率16位，频率100KHz。（4）采用可编程FPGA系列或可编程逻辑器件CPLD系列设计DSP的接口电路，其主要厂商有ALTERA公司、XILINX公司等。35.1.2 DSP的电源和混合供电系统设计DSP系统中存在5V/3.3V/2.5V/1.8V混合供电现象，因此必须考虑DSP和其连接器件电信号逻辑电平的匹配，正确的选用外部器件和设计连接电路。通常从以下两方面考虑：1.采用总线收发器（Bus Transceiver）：

3、如 SN74LVTH245A（8位）、SN74LVTH16245A（16位）用作DSP和外部器件间电平匹配。这类总线收发器3.3V供电,需进行方向控制,能实现电平转换。2.根据芯片的技术说明，选用可以和DSP数据引脚直接连接的器件。选用原则是：（1）由于3.3V供电的DSP输入/输出的逻辑电平和TTL逻辑电平兼容，所以DSP的I/O引脚基本上可以和TTL逻辑的芯片直接相连。（2）若外部器件是5V供电的CMOS器件，其输出信号高电平可达4.4V，长时间超常工作会损坏DSP器件；其输入高电平也高于TTL的高电平，所以中间需加电平转换器件。45.1.3 存储器选择一般需考虑以下因素：1.存储器存取速

4、度：一般选ns级存储器2.存储器数据宽度和容量：数据位应和DSP一致，容量按设计需要选择单芯片。3.供电电压：一般选择3.3V供电芯片。4.通过存储器通信:考虑采用双向RAM、 FIFO器件。5. 程序存储器FLASH、EEPROM等552 DSP常用接口5.2.1 微机总线接口应用DSP设计微机插卡需要解决DSP和微机总线，常用的微机总线接口有ISA和PCI。1.ISAISA总线的插槽及插卡结构如图所示，ISA总线的引脚信号及其定义如表。 6D0-7、SD8-SD15A0-A19、LA16-LA23/MEMW、/MEMR、/IOW、/IOR、AEN、IRQx、DACKx782. PCI总线(

5、1) PCI总线标准制定PCI总线标准由PCISIG（PCI Special Interest Group）制定，该组织的成员有Intel、IBM、DEC等公司。目前PC机中使用的PCI总线标准主要以PCI2.0为主，其频率为33MHz，字宽为32bit，电源电压为5V。新版的PCI标准向下兼容，并支持66MHz时钟，字宽为64bit，电压为3.3V。(2) PCI总线结构PC 机中包括三种空间：存储器空间、I/O 空间、配置空间。目前PC 机的存储器空间为4GB，地址范围是00000000HFFFFFFFFH，而I/O 空间为64KB，地址范围是0000HFFFFH。配置空间主要用于向系统提

6、供设备自身的基本信息，并接受系统对设备全局状态的控制和查询。PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权以加速数据传送。为了避免地址冲突，PCI 总线要求各个设备所占用的地址能够重定位。重定位是由设备的配置空间的基址寄存器实现的，通常情况下，各个设备的基址寄存器总是被BIOS 或者操作系统分配为不同的基址，从而将各

7、个设备分别映射到不同的地址范围。在需要时，应用程序也可以自行修改基址寄存器中的基址，从而将设备映射到指定的地址范围。 (3) PCI总线信号PCI总线是一种时分复用的双向应答总线，传输发起方称为主设备，接收方称为从设备。主设备用RFAME信号指示，从设备拉低它的DEVSEL线来表示响应传输请求。91011PCI总线的数据传输以帧为单位，每次传输由一个地址周期（Address Phase）和多个数据周期（Data Phase）组成，如图所示。AD0AD31首先给出本次传输的首地址，后面紧跟一个或多个32位（4字节）宽的数据，多个数据的地址自动递增。在地址周期，C/BE0C/BE3这四根线的不同组

8、合指示出在AD0AD31上将要进行何种类型的操作，如C/BE0C/BE3=0110表示存储器读，C/BE0C/BE3=0011表示I/O写。在数据周期，C/BE0BE3对应AD0AD31上四个字节的使能。IRDY和TRDY分别表示主设备准备好和从设备准备好。在传输过程中，只有IRDY和TRDY同时有效，传输才能继续；否则插入等待周期，用于在不同速度的设备之间协调工作。 计算机的接口卡一般会用到I/O端口、存储器空间、中断及DMA等计算机资源。传统ISA接口卡通过更改跳线来避免多块卡之间的资源冲突，PCI接口卡则摒弃了硬件跳线，由软件统筹分配资源，这被称为即插即用。为实现此功能，PCI协议除了可

9、以对I/O空间、存储器空间读写外，还定义了对配置空间的读写（C/BE0C/BE3=1010、1011）。所谓配置空间，是指映射到每块接口卡上的256字节的特殊功能寄存器。设计者事先在配置空间的指定位置写入需要申请使用的资源量，主板上电后，由PnP-Bios读取各卡的配置空间，对它们所需的资源进行统筹分配，再将分配结果写回对应的配置空间地址，完成自动配置。 123. PIC总线接口器件(1)CH365CH365是一个连接PCI总线的通用接口芯片，支持I/O 端口映射、存储器映射、扩展ROM以及中断。CH365 将32 位高速PCI 总线转换为简便易用的类似于ISA 总线的8 位主动并行接口，用于

10、制作低成本的基于PCI 总线的计算机板卡，以及将原先基于ISA 总线的板卡升级到PCI总线上。CH365 适用于高速实时的I/O控制卡、通讯接口卡、数据采集卡、电子盘、扩展ROM 卡等。下图为其一般应用框图。1314（3）CH365工作模式设定 为了在不增加引脚的前提下提供更多可用功能，CH365 对部分引脚进行复用，通过“工作模式设定”进行功能选择。“工作模式设定”的具体方法如下：将本地端8 位数据信号线D7D0 采用上拉或者下拉的方式设定为所需的高电平或者低电平，CH365 被复位后根据这些信号线的默认状态设定工作模式以及参数；而这些信号线在作为8 位数据总线被驱动时，因为一般外部设备的驱

11、动电流不小于1mA，所以上拉或者下拉不会影响其对数据总线的驱动；另外，CH365 仅在被复位后的1uS 内一次性设定工作模式以及参数，所以，如果外部设备的驱动能力很小或者是OC 集电极开路驱动，则可以仅在复位后的短时间内实现下拉，而在其余时间屏蔽下拉或者转换成上拉。15(4) CH365 内部寄存器 161718(5)CH365的数据宽度CH365 支持PC 机程序以单字节、双字节（字）、四字节（双字）为单位对I/O 端口或者存储器进行读写。在多字节连续读写操作期间，CH365 每读写完一个字节数据后，就会自动将偏移地址加1，以指向下一字节的偏移地址。 195.2.2 存储器扩展接口1.数据线

12、直接和DSP对应数据线连接.2.地址信号:（1）存储器片内地址和DSP对应地址线直接连接.（2）译码地址必须在DSP允许的范围内.3.控制信号:（1）合理使用DSP的控制信号:W#/R、RD#、WR#、READY、译码空间选择信号、外部数据类型选择信号等。（2）正确连接存储器的被控制引脚和状态引脚。4.电源和地:存储器的所有电源和地引叫都必须连接.205.2.3 A/D与D/A扩展接口1.数据线(具有内部缓冲功能)直接和DSP对应数据线连接.2.地址信号:由译码电路送来的地址信号实现对A/D、D/A的控制，其可能有以下类型:（1）3.控制信号:（1）合理使用DSP的控制信号:W#/R、RD#、

13、WR#、READY、译码空间选择信号、外部数据类型选择信号等。（2）正确连接存储器的被控制引脚和状态引脚。4.电源和地:存储器的所有电源和地引叫都必须连接.215.2.4并行传输接口 (1)数据宽度(2)双向缓冲控制(3)速度匹配5.2.5串行接口(1)同步或异步(2)电平匹配:MAX232(3)帧格式(4)串行通信控制寄存器5.2.6 中断(1)中断方式:电平或边缘触发(2)中断向量(3)内部中断或外部中断中断控制寄存器(4)中断引脚连接方法5.2.7定时器(1) 方式:定时或计数(2) 定时控制寄存器及其设置2253DSP应用系统硬件设计举例5.3.1 基于PCI总线的DSP高精度测量系统

14、测量插卡 设计PC 机通过CH365 与单片机或者DSP 进行双向数据传输，可以使用四种方式：一是使用双口SRAM，让CH365 和单片机能够读写同一块存储器；二是使用双向缓冲接口芯片,如CH421，分别为CH365 写单片机和单片机写CH365提供64 字节的缓冲区，以64 字节的数据块为单位进行双向数据交换；三是使用8255 或者CH361MCU 提供的异步数据交换，以一个数据字节为单位进行双向数据交换；四是以半字节或者位数据交换为主的低速传输，不需要增加额外的硬件成本，例如使用软件配合的4 位数据交换接口、CH365 本身提供的I2C 接口、使用软件模拟的SPI 接口等。本例是DSP器件

15、TMS320VC33作为核心控制的PCI插卡,采用双口SRAM实现VC33和PCI之间数据传输.231.VC33和CY7C144的连接CY7C144是8KB的双口SRAM,其引脚控制逻辑如下表,电路连接如下图。由图可见，对DSP总线而言，该双口SRAM的存储器地址范围为600000H-603FFFH。24253.CH365和CY7C144的连接26 4. 通过PCI接口对VC33进行软件控制复位由CH365技术手册可知，CH365 的A15可以由内部芯片控制寄存器（配置空间40H，I/O 空间偏移0F8H）的位0设定为高电平或者低电平，该位“1”则A15输出高电平，该位“0”则A15输出低电平

16、。因此可以微机程序对DSP进行复位，其电路图如下图： 27 5程序存储器扩展程序存储器采用Am29f400B，这是16位256K Flash器件：设计的地址范围400000H-43FFFFH，电路原理如下图。 286数据存储器扩展 数据存储器采用CY7C1350，这是32位64K管道SRAM器件，设计的地址范围500000H-50FFFFH，电路原理如下图。 297A/D扩展电路A/D电路采用ADS8381，这是分辩率18位，转换频率578KHz的高速高分辨率A/D器件，电路原理如下图。 308.译码电路 对于芯片的控制，是由译码电路来完成的。315.3.2 插卡硬件调试 在插卡电源检查无误后

17、,即可通电对插卡调试。插卡调试主要分成二部分，即DSP部分和PCI总线部分。（1） DSP部分直接用JTAG仿真接口进行测试，测试主要包括以下环节： CCS环境的正常进入。在CCS“View”菜单Memory对VC33内部存储器进行读写测试:双口SRAM：地址600000H-601FFFH，位长为字节。 管道SRAM：地址500000H-50FFFFH，位长四字节。 Flash：地址400000H-43FFFFH，位长双字节。对A/D进行控制测试：用信号发生器接入正弦信号，编程测试。32（2）微机PCI总线部分:有两种方法：DOS下测试和WINDOWS下测试。DOS下测试方法：在纯DOS下运行

18、沁恒公司网上下载的CH365MEM.EXE:A:CH365MEM D000；写配置空间扩展存储器基址为D000H 进入DEBUG后:用 _D D000:0可以看双口SRAM中的内容.用 _E 命令可以修改双口SRAM中D000:0-D000:1FFF中的内容.WINDOWS下测试方法:在WINDOWS下安装以CH365芯片为接口的驱动程序:由沁恒电子WCH提供的二个文件CH365DLL.DLL和 CH365WDM.SYS安装好驱动程序后，即可经我的电脑右键菜单-属性-硬件-设备管理-外部接口-PCI扩展板CH365右键属性，在该属性对话框下选择：常规卡：可以查看扩展卡的型号、位置（即：总线号/

19、设备号/功能号）驱动程序卡：可以对驱动程序“卸载”、“更新”、以及查看“程序的详细情况”。资源卡：可以扩展卡的“I/O范围”和“存储范围”。 对插卡编程进行测试。 33 以下对卡上存储器和I/O端口编程举例。A基于CH361/CH365 的通用驱动程序WDM 和动态链接库DLL，存储器访问期间 C语言程序示例：UCHAR mByte; / 数据单元，用于存、取存储器的数据mPCH365_MEM_REG mMemBase; / 存储器基址CH365OpenDevice( TRUE, FALSE ); / 打开CH365设备CH365GetMemBaseAddr( &mMemBase ); / 获

20、取CH365的存储器基址CH365ReadMemByte( & mMemBase - mCh365MemPort0 x1234, &mByte );/ 从存储器的1234H 地址读取一个字节的数据CH365WriteMemByte( & mMemBase - mCh365MemPort0 x2E0C, mByte + 0 x76 );/ 将此前读取的数据加上76H后写到存储器的2E0CH地址CH365CloseDevice( ); / 在退出应用程序前，应该关闭CH365设备34B基于CH365 的通用驱动程序WDM 和动态链接库DLL，I/O端口的C 语言程序示例：UCHAR mByte;

21、/ 定义I/O端口存、取的数据单元mPCH365_IO_REG mIoBase; / I/O 端口基址CH365GetIoBaseAddr( &mIoBase ); / 获取I/O端口的基址CH365ReadIoByte( & mIoBase - mCh365IoPort0 x00, &mByte );/ 从I/O 端口的00H 偏移地址读取一个字节的数据，即读入第一组缓冲输入CH365WriteIoByte( & mIoBase - mCh365IoPort0 x01, 0 x47 );/ 将数据47H 写到I/O 端口的01H 偏移地址，即作为第二组锁存输出CH365SetA15_A8(

22、0 x24 ); / 设置A13为高电平，A10为高电平，其余引脚为低电平35 （3）系统接口调试程序 在底层驱动程序的支持下，系统采用VB编写主界面应用程序，采用VC编写接口控制函数的动态连接库.DLL文件，VB程序界面如下图所示，其程序代码如程序“接口功能调用测试.VBP”。365.3.2DSP通信实验模板5.3.2.1 微机外部通信总线基本原理1.RS-232串行通信:(1)异步通信中，CPU与外设之间有两项约定：帧格式波特率(2) RS-232C标准负逻辑(“0” :+3V+15V；“1” :-3V-15V； (3) RS-232串行通信的信号定义及连接三线:9线:25线:372.微机

23、的并行口通讯打印机接口（Centronicb并口）是微机的并行端口。目前并行口有以下几种方式:(1)标准并行端口SPP（Standard Parallet Port）:数据线单向输出，5条状态线(输入)和4条控制线. 数据传输速率低,实现数据双向传送困难。(2)增强型并行端口EPP(Enhanced Parallel Port):与SPP兼容，又能进行双向的高速数据传输。它的握手信号由硬件完成，数据传输速率最高可达到ISA总线的速度。EPP协议提供四种数据传送周期：数据读周期、数据写周期、地址读周期、地址写周期。数据周期一般用于主机与外设之间进行数据传送；地址周期一般用于传送地址、通道、命令和

24、控制等信息。3839403. 通用串行总线USB通讯 (1) USB的物理层USB通过一个四线电缆来传输信号与电源其中D+和D-是一对差模的信号线，而VBus和GND则提供了5V的电源，它可以给一些设备(包括Hub)供电。USB信号线在高速模式下必须使用带有屏蔽的双绞线，而且最长不能超过5m；而在低速模式时可以使用不带屏蔽或不是双绞的线但最长不能超过3m。这主要是由于信号衰减的限制。为了提供信号电压保证，以及与终端负载相匹配，在电缆的每一端都使用了不平衡的终端负载。这种终端负载也保证了能够检测外设与端口的连接或分离并且可以区分高速与低速设备 41(2) USB接口 USB协议的实现基于网络的思

25、想，是一种共享式的总线，在总线上数据以包（Packet）的形式发送。USB的数据传送有4种模式：块传输（Bulk Transfers）、中断传输（Interrupt Transfers）、同步传输（Isochronous Transfers）、控制传输（Control Transfers）。 当USB设备插入计算机时，计算机和USB设备之间产生一个枚举过程。计算机检测到有设备插入，自动发出查询请求；USB设备回应这个请求，送出设备的Verdor ID和Product ID；计算机根据这两个ID装载相应的设备驱动程序，完成枚举过程。由于USB协议非常复杂，开发者不可能在底层基础上进行开发。目前，

26、市场上对USB协议进行封装的接口芯片，如：National Semiconductor公司的USBN9602、CYPRESS公司的AN2131QC等。本实验模板选用Plilips公司的PDIUSBD12。该芯片完全符合USB1.0规范（12Mbps），它还符合大多数器件的分类规格：成像类海量存储器件、通信器件、打印设备以及人机接口设备。通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口。 42435.3.2.2 TMS320VC33与PC进行通讯的硬件实现 实验模板采用VC33作为USB设备的控制器，设计实现和微机RS-232串行口、打印机并行口、以及USB接口的通信实验电路，并通过软件控制实现双方的数据传输。1.TMS320VC33与PC串行通讯(1) 硬件实现 44