两级CMOS运算放大器设计解析课件

1、1Analog and Mix-Signal Integrated Circuit Design-两级CMOS运算放大器设计 西安电子科技大学微电子学院刘帘曦西安电子科技大学第1页，共38页。2一、运放的概念、组成与电路结构西安电子科技大学运算放大器（简称运放）是模拟电路和混合信号电路中最主要的电路模块之一。将运算放大器配以各种辅助电路，则可以实现对输入信号的放大、微分、积分、求积、对数等运算功能；理论上说，运放的差模电压增益为无限大，输入阻抗也是无限大，输出阻抗为零，但实际的运放的性能只能接近这些值 ；运放作为一种有足够正向增益的放大器，当加上负反馈时，其闭环转移函数与运放增益无关 ；第2页

2、，共38页。3CMOS运算放大器的基本分类西安电子科技大学两级CMOS运算放大器套筒式共源共栅CMOS运算放大器（单级）折叠共源共栅CMOS运算放大器（单级）Rail-to-Rail CMOS运算放大器Chopper CMOS运算放大器第3页，共38页。4两级CMOS运算放大器设计一、两级运放的概念、组成与电路结构二、两级运放的频率补偿三、两级运放的一般设计方法四、两级运放的仿真和测试五、两级运放的版图设计西安电子科技大学第4页，共38页。5两级CMOS运算放大器的提出西安电子科技大学 差分放大器可以称为一级运算放大器，其电路的增益由输入对管的跨导与输出阻抗的乘积来决定，因而一般都无法达到高的

3、增益 ；共源共栅结构虽然在一定程度上提高了电路增益，但是却限制了电路的输出摆幅 ；提出两级放大器的结构。第5页，共38页。6CMOS两级运算放大器的基本特性（性能指标）直流开环增益（DC Open-Loop Gain） 70dB单位增益带宽（Unit-Gain Bandwidth） 5MHz相位裕度（Phase Margin） 45 PM 75失调电压（Offset Voltage） VOS20mV建立时间（Setting Time） TSET60dB共模抑制比（CMRR） 60dB输出电压摆幅（Output Voltage Swing） 1.5V（Rail-to-Rail：03.3V）芯片面

4、积（Silicon Die Area）西安电子科技大学第6页，共38页。7两级CMOS运算放大器的基本结构西安电子科技大学 M1和M2的宽长比相等，M3和M4的宽长比相等; 两级运放的电路具有两个高阻节点A和B，这就是说电路存在两个主极点，因而降低了运放的相位裕度;为了使运放稳定工作，通常在两级运放的第一级和第二级之间中加入补偿电容，即在A点和B点之间加入补偿电容Cc（Miller电容），通过补偿电容的反馈作用，把两个极点拉开。 （a） 无补偿运放 （b）有补偿运放第7页，共38页。8密勒定理西安电子科技大学 式中， ，是所关心频率下的小信号增益，通常为简化计算，我们一般用低频增益来代替AV，

5、这样足可以使我们深入理解电路的频率特性。 （a） （b）第8页，共38页。9二、两级运放的频率补偿西安电子科技大学运放一般用在负反馈结构中，在此结构中，相当高而又不确定的开环增益和反馈一起作用，可以获得一个很准确的转移函数，它是含有反馈参数的函数 下图表示了一种通用的负反馈结构，图中A是放大器增益，通常是运放的开环差分电压增益，F是从运放的输出通过负反馈，回到输入的转移函数如果直流开环增益A(0)在1000到2000之间，而F(0)1，则前向增益在0.999到0.9995之间变化。如果回路增益很高，则可用反馈网络来精确控制前向转移函数。这就是运放的应用原理。 反馈系统 第9页，共38页。10两

6、级CMOS运放的稳定性分析西安电子科技大学 反馈信号必须满足一定的相位和幅值条件，以避免信号产生再生现象，即满足下式：（如果出现了再生，就可能使运放产生振荡 ）其中0定义为：上述条件也等价为：其中0定义为：第10页，共38页。11波特图西安电子科技大学1、幅频曲线中，每经过一个极点P(零点Z)，曲线斜率以-20dB/dec (+20dB/dec )变化。2、相频曲线中，相位在0.1P(0.1Z)处开始变化，每经过一个极点P(零点Z)，相位变化-45 (45)，相位在10P(10Z)处变化-90 (90)3、一般来讲，极点 (零点)对相位的影响比对幅频的影响要大一些。第11页，共38页。12两级

7、CMOS运放的稳定性分析西安电子科技大学也就是说，稳定性是由单位开环增益的相位值决定的，即由相位裕度决定。所以系统稳定性的重要体现就是运放的相位裕度较大，一般运放的相位裕度要求在60o左右。 第12页，共38页。13无补偿两级运放的小信号模型 西安电子科技大学 无补偿运放的二阶模型，为使结果通用，用角标I表示第一级的元件，角标II代表第二级的元件; 其中R（R）是从运放的第一（二）级的输出端“看到的”与地之间的电阻，C（C）是从运放地第一（二）级的输出端“看到的”与地之间的电容。 传输函数 ：两个极点的位置： 第13页，共38页。14有补偿两级运放的小信号模型西安电子科技大学一般情况下，两个极

8、点相距比较近，使运放的相位裕度小于45，从而导致运放工作不稳定，因此在应用中必须进行补偿。 补偿电容CC的作用是削弱主极点的影响而扩大运放的频宽，由于补偿电容CC的引入，运放的传输函数变为 两个极点变为 第14页，共38页。15补偿电容CC对两级运放的极点零点的影响西安电子科技大学补偿电容CC在右半平面（RHP）引入了一个零点Z 若CC，且CC C 第15页，共38页。16三、两级运放的设计方法第一步根据用途和要求选择和确定运放的基本结构，做出一个描述全部晶体管互连的图。一般情况下，结构在整个设计过程中是保持不变，但有时需要调整一下结构来改变某些方面的特性。 一旦结构选好之后，就必须确定电路的

9、直流电流，然后开始计算晶体管和补偿元件的大小，大部分工作是在第二步完成的，所作的工作是仔细计算器件的尺寸以满足设计的交流和直流要求。在设计之前需要考虑以下几个方面的条件：（1）工艺要求（VT，K，Cox等）；（2）电源电压、电流及其范围；（3）工作温度和范围；设计运算放大器时主要的一些参数如下：（1）直流开环增益AV；（2）增益带宽GB；（3）建立时间Tset；（4）转换速率SR；（5）共模输入范围CMR；（6）共模抑止比CMRR；（7）电源抑制止比PSRR；（8）输出电压摆幅；（9） 失调及噪声西安电子科技大学第16页，共38页。17三、两级运放的设计方法西安电子科技大学设计运放之前需要确定

10、的电学参数(可选)：第17页，共38页。18两级CMOS运算放大器的一些重要公式 西安电子科技大学第18页，共38页。19两级CMOS运算放大器的设计步骤（1） 设计步骤从选定电路中所用MOS器件的长度入手，此长度决定了沟道长度调制参数，这是计算增益必不可少的参数。选定了标准MOS晶体管器件长度后，下一步是确定最小补偿电容CC，配置一个比GB高2.2倍的负载极点P2可得到60度的相位裕度，即极点和零点的位置要求CC的最小值为(设Z10GB) 西安电子科技大学下一步，根据转换速率的要求计算最小尾电流I5，即如果没有给定转换速率SR，则可以按建立时间TSET的要求来选值选一个约比建立时间快10倍的

11、值，并设输出摆幅约为电源的一半，如此求得的I5以后还可根据要求进行修正。 第19页，共38页。20两级CMOS运算放大器的设计步骤（2）西安电子科技大学用共模电压范围（高电平）来确定M3的宽长比，即 如果(W/L)3的值小于1，就必须增加此值并使W和L乘积最小，这是为了减小了栅区的面积，也减小了栅电容。此电容会影响极点零点对，使相位裕度减小一点。 从CC和GB的表达式来确定输入晶体管的跨导，可以用下面方程来计算跨导gm2从而可直接求得输入晶体管M2的宽长比第20页，共38页。21两级CMOS运算放大器的设计步骤（3）西安电子科技大学下面利用共模电压范围（低电平）计算M5的饱和电压：若VDS51

12、00mV，则可能会使(W/L)5过大，这是不可接受的。若VDS50V，则说明所确定的共模范围CMR的技术规范太严了。为此，我们可以减小I5或增加(W/L)1。注意，应考虑条件改变后对前面设计步骤的影呐。这样反复迭代，直到获得满意的结果。由求得的VDS5及(W/L)5为 要得到60度的相位裕度，应假设负载极点位于GB的2.2倍处。由此及p2关系式，可求出跨导gm6：第21页，共38页。22两级CMOS运算放大器的设计步骤（4）西安电子科技大学计算I6：要根据输出电压范围来调整S6，保证M6饱和。 第22页，共38页。23两级CMOS运算放大器的设计步骤（5）西安电子科技大学最后检查运放的总增益和

13、运放功耗：如果增益太低，许多参数还可再做调整。 运放平衡时有：I5=I6=I7，因此可得：第23页，共38页。24运放的性能与器件、电流之间的关系西安电子科技大学漏极电流M1和M2M3和M4M6M7补偿电容CCI5I7W/LLLW/LL增大直流增益 1/21/21/21/2增大GB1/21/2增大RHP零点1/21/2增大SR增大 CL在完成以上计算和设计后，可以采用Spice仿真软件进行仿真验证。 第24页，共38页。25四、两级运放的仿真和测试西安电子科技大学仿真是对设计的细化和验证，对精度的提高，对性能的优化，是一个主次逼近理想值的过程。目前模拟信号的仿真工具是Hspice和Spectr

14、e，仿真方法主要是瞬态仿真、直流扫描和交流扫描；瞬态仿真（TRAN）：时间与电路参数的关系直流仿真（DC）：直流分量与电路参数的关系交流仿真（AC）：频率与电路参数的关系第25页，共38页。26四、两级运放的仿真包含内容西安电子科技大学对运放的仿真主要包含以下方面的内容：开环增益和相位裕度（AV &PM）共模输入电压范围（VIC）失调电压（VOS）转换速率（压摆率SR）和建立时间（TSET）共模抑制比和电源抑制比（CMRR&PSRR）第26页，共38页。27开环增益和相位裕度的仿真（AC分析）西安电子科技大学第27页，共38页。28共模输入电压的仿真和测试（DC分析）西安电子科技大学对输入信号

15、在0Vdd范围内进行DC分析，测试输出电压能够跟随输入电压的的范围，即为运放的共模输入范围，这种方法是建立在输出摆幅不影响输入范围的基础之上的。第28页，共38页。29系统输出失调电压的仿真和测试（DC分析）西安电子科技大学定义：实际运放中，当输入信号为零时，由于输入级的差分对不匹配及电路本身的偏差，使得输出不为零，而为一 较小值 ，该值为输出失调电压。第29页，共38页。30SR和TSET、VOS的仿真和测试（TRAN分析）西安电子科技大学第30页，共38页。31PSRR和CMRR的静态仿真和测量（书）第31页，共38页。32PSRR的仿真和测量（AC仿真）当双电源供电时，电路的参考点电位一般是零电位点（GND），此时应分别给出正、负电源Vdd和Vss的PSRR；而对单电源供电情况，电路的参考点电位一般是GND，此时只要给出电源电压的PSRR即可。正电源电压用PSRR+，负电源电压用PSRR表示。第32页，共38页。33CMRR的仿真和测量（AC仿真）定义：CMRR即为差模电压增益与共模电压增益之比，并用对数表示。CMRR = 20log(Aid / Acm)CMRR越大，则运放的对称性越好。Vi取 幅度为1V且偏置于Vcom上的交流电压