数字电子技术基础第3章课件

1、数字电子技术基础 1第3章 组合逻辑电路 2第3章 组合逻辑电路 概述3.1 组合电路的基本分析方法和设计方法3.2 加法器和数值比较器3.3 编码器和译码器3.4 数据选择器和分配器3.5 用中规模集成电路实现组合逻辑函数3.6 只读存储器3.7 组合电路中的竞争冒险3一、组合逻辑电路的特点逻辑功能的特点：任意时刻的稳定输出仅仅取决于当时的输入信号，而与电路原来的状态无关。 组合逻辑电路的一般结构如图所示。组合逻辑电路的概述 电路结构的特点： 1、由门电路组合而成，不包含任何记忆元件； 2、信号是单向传输的，不存在输出到输入的反馈回路。组合逻辑电路I输入I0In-1I1Y0Ym-1Y1Y输出

2、Y0=F0(I0,I1,In-1)Y1=F1(I0,I1,In-1) Ym-1=Fm-1(I0,I1,In-1) 数字逻辑电路分为组合逻辑电路和时序逻辑电路4二、组合电路逻辑功能的表示方法 用来表示逻辑函数的几种方法逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。 三、组合逻辑电路的分类 1、按照逻辑功能特点不同划分：加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。 2、按照使用基本开关元件不同划分：CMOS、TTL等。 3、按照集成度不同划分：SSI（Small Scale IC，小规模集成电路 ）、MSI （Medium Scale IC，

3、中规模集成电路 ） 、LSI （Large Scale IC，大规模集成电路 ） 、VLSI （Very Large Scale IC，超大规模集成电路 ）等。5 3.1 组合电路的基本分析方法和设计方法 一、分析方法 根据给定的逻辑图写出输出函数的逻辑表达式。 化简逻辑表达式，求出输出函数的最简与或表达式。 列出输出函数的真值表。 描述电路的逻辑功能。 所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。 3.1.1 组合电路的基本分析方法 给定组合逻辑电路写输出逻辑表达式化简分析其功能列出真值表分析其功能6二、分析举例：解 ： 、根据逻辑图写输出逻辑表达式并化简1：组合逻

4、辑电路如图，试分析其逻辑功能。、根据逻辑表达式列真值表、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&YAB01100 00 11 01 1YA B7分析举例2：分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&ABCDY解1. 逐级写输出函数的逻辑表达式WX2. 化简3. 列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111

5、111000000004. 功能说明：当输入四位代码中 1 的个数为奇数时输出为 1，为偶数时输出为 0 检奇电路。8解：、根据逻辑图写输出逻辑表达式练习：1、组合逻辑电路如图，试分析其逻辑功能。Y31111ABCYY1Y21、化简逻辑表达式电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为与非运算的关系。、电路的逻辑功能92：试分析图示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达式为： 10第二步：原式可变换为 第四步：确定电路的逻辑功能。 由真值表可知，三个变量输入，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。第三步：列出

6、真值表如表所示。ABCF0000010000100111100010111101111111 3.1.2 组合电路的基本设计方法 一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下： 1、进行逻辑抽象 分析设计要求，确定输入、输出信号及它们之间的因果关系。 设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简称函数。 组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的逻辑电路。12 状态赋值，即用0和1表示信号的有关状态。 列真值表。根据因果关系，把

7、变量的各种取值和相应的函数值，以表格形式一一列出，而变量取值顺序则常按二进制数递增排列，也可按循环码排列。 2、进行化简 输入变量比较少时，可以用卡诺图化简。 输入变量比较多用卡诺图化简不方便时，可以用公式法化简。 3、画逻辑图 变换最简与或表达式，根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简。求出所需要的最简式。 根据最简式画出逻辑图。13 二、设计举例 例1：试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。 解：分析：“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。 令 逻辑变量A、B、C 分别代表参加表决的3个成员，并约定逻辑变量

8、取值为0表示反对，取值为1表示赞成； 逻辑函数Y表示表决结果。Y取值为0表示决议被否定，Y取值为1表示决议通过。 按照少数服从多数的原则可知，函数和变量的关系是：当3个变量A、B、C中有2个或2个以上取值为1时，函数Y的值为1，其他情况下函数Y的值为0。141、列真值表2、由真值表可写出：Y(A,B,C)=m(3,5,6,7)11100001BC00 01 11 10 01AY3、填卡诺图化简逻辑函数000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1YA B C 4、 输出函数式Y=AB+BC+AC5、用与门、或门设计电路6、用与非门设计电路 思考

9、：若只用二输入与非门设计电路，如何画逻辑图？提示：的形式画逻辑图。将函数式化为&1ABCY&ABCY&15首先确定输入变量： 设：A,B,C为输入变量分别代表参加表决的逻辑变量，Y为输出变量，表示输出结果。 规定：A,B,C为1表示赞成，为0表示反对。Y=1表示通过，Y=0 表示反对。ABAC第二步：函数化简第三步：画逻辑电路图解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY& 例2：设计一个三变量表决器，其中A具有否决权。BCA000111100111116 例3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，

10、用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 解：设定变量和状态赋值：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。 列真值表：根据逻辑要求列出真值表如下。 逻辑表达式：由真值表得逻辑逻辑表达式已为最简与或表达式A BY0 000 111 011 1017画逻辑电路图：用与非门实现用异或门实现18 例4：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。 解： 逻辑抽象 输入、输出

11、信号：输入信号是四个开关的状态，输出信号是路灯的亮、灭。 设定变量用S表示总电源开关，用A、B、C表示安装在三个不同地方的分开关，用Y表示路灯。 状态赋值：用0表示开关断开和灯灭，用1表示开关闭合和灯亮。19 列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循环码排列变量S、A、B、C的取值较好，如右表所示。00000000101010100 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01

12、 0 1 11 0 0 11 0 0 0YS A B C 进行化简 由下图所示Y的卡诺图可得101001010000000 0BC10110001SA0001111020 画逻辑图 用异或门和与门实现。 变换表达式 逻辑图：如下图所示。11&ABCSY21练习： 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。解 1. 逻辑抽象输入变量：1 - 亮0 - 灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1 - 有0 - 无列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01

13、 1 1100101112. 卡诺图化简RYG01000111101111122练习：设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。解3. 画逻辑图&1&111RGYZ23作业题P225 题3.1(a) P226 题3.5243.2 加法器和数值比较器3.2.1 加法器一、半加器和全加器1. 半加器（Half Adder）两个 1 位二进制数相加，不考虑来自低位的进位。0 00 11 01 10 01 01 00 1真值表函数式Ai+Bi = Si (和) Ci (进位)25逻辑图曾用符号国标符号半加器（Half

14、Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCi函数式262. 全加器（Full Adder）两个 1 位二进制数相加，考虑来自低位的进位。 Ai + Bi + Ci -1 ( 来自低位进位 ) = Si ( 和 ) Ci ( 向高位进位 )1 0 1 1- A 1 1 1 0- B+-来自低位进位100101111真值表标准与或式Ai Bi Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiAi Bi Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位进位27卡诺图全加器（Full Adder）A

15、iBiCi-101000111101111SiAiBiCi-101000111101111Ci圈 “ 0 ”最简与或式圈 “ 1 ”28逻辑图(a) 用与门、或门和非门实现曾用符号国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-1129(b) 用与或非门和非门实现&1&1111CiSiAiBiCi-1303. 集成全加器TTL：74LS183CMOS：C661双全加器74LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A2B2CIn 2COn+1 2F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1 2

16、3 4 5 6 714 13 12 11 10 9 8C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 31二、加法器（Adder）实现多位二进制数相加的电路1. 四位串行进位加法器特点：电路简单，连接方便速度低 = 4 tpdtpd 1位全加器的平均 传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI322. 超前进位加法器 作加法运算时，各位数的进位信号由输入二进制数直接产生。特点优点：速度快缺点：电路比较复杂33逻辑结构示意图超前进位电路 S3 S2 S1

17、S0C3A3B3A2B2A1B1A0B0C0-1CICICICI343. 2. 2 数值比较器（Digital Comparator）一、1 位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真值表函数式逻辑图 用与非门和非门实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100=100=100=100=010001=001=001=001B = B3B2B1B0LGM4位数值比较器A3 B3 A2 B2 A1 B1 A0 B036G = (A3B3)(A2B2) (A1B1)(A0B0)&1&1

18、&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A04 位数值比较器M = A3B3+ (A3B3) A2B2 + (A3B3)(A2B2) A1 B1+ (A3B3)(A2B2)(A1B1) A0B01 位数值比较器AiMiBiAiBiAiBiLiGiAiBi&1&1&L = M G =M+G37扩展：级联输入 集成数值比较器 74LS85 (TTL) 两片 4 位数值比较器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地1 2 3 4 5 6 7 816 15 14 13 12 11

19、10 97485 74LS85比较输出1 8 位数值比较器低位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 38比 较 输 入级 联 输 入输 出A3B3A2B2A1B1A0B0ABFA B001=001=001=001=001001=010010=100100100=100 4 位集成数值比较器的真值表级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA B 。= B 只是为了电路对称，不起判断作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B

20、2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成数值比较器 CC15485(CMOS)扩展： 两片4 位 8 位VDDA3 B3 FAB FABA BL = 1A = BM = 1A BG = 1LGM4位数值比较器A3 B3 A2 B2 A1 B1 A0 B089加法器用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。COCISiAiBiCi-1Ci903.7 组合电路中的竞争冒险3.7.1 竞争冒险的概念及其产生原因一、竞争冒险的概念 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号 过渡干扰脉冲的现象，叫做

21、竞争冒险。二、产生竞争冒险的原因1. 原因分析&ABY0110ABY=AB 信号 A、B 不可能突变，需要经历一段极短的过渡时间。而门电路的传输时间也各不相同，故当A、B同时改变状态时可能在输出端产生虚假信号。91负尖峰脉冲冒险可见，在组合逻辑电路中，当一个门电路(如 G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。正尖峰脉冲冒险G2G1AYY=A+AA理想考虑门延时AY11AY1tpdG2G1AYY=AAA理想考虑门延时Y0AAY1tpd92三、竞争冒险的判断如果一个函数在输入信号的某种组合下，输出函数出现或 的形式，则该电路就可能出现竞争冒险。令BC1则F即该电

22、路存在竞争冒险。 例1：检查如图所示电路是否存在竞争冒险。 解：AY1Y2BCF1&1&93例2：检查如图所示电路是否存在竞争冒险。解：令AB0则F说明存在竞争冒险。CY1Y2BAF1&11943.7.2 消除竞争冒险的方法一、引入封锁脉冲&Y3&Y1&Y2&Y0A1B1P1ABP1二、引入选通脉冲P2P2存在的问题：对封锁脉冲和选通脉冲的宽度和产生时间有严格的要求。三、接入滤波电容CfCf导致输出波形的边沿变坏。95四、修改逻辑设计增加多余项3.7.2 消除竞争冒险的方法ABC010001111011100100例如：若增加多余项BC,则可消除冒险当B=C=1时,Y=A+A存在竞争冒险AAY=A+A&1