试验五触发器

1、触发器及其应用一、实验目的1、掌握基本RS JK、D?口丁触发器的逻辑功能2 、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功 能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。、基本RS3虫发器图81为由两个与非门交叉耦合构成的基本 R璃虫发器，它是无时钟控制低电 平直接触发的触发器。基本RS3虫发器具有置“0”、置“1”和“保持”三种功能。 通常称S为置“1”端，因为S = 0(R=1)时触发器被置“1” ； R

2、为置“0”端，因为R=0 (S=1)时触发器被置“0，当S=R=1时状态保持；S= R = 0时,触发器状态不定，应避免此种情况发生，表 9- 1为基本R璃虫发器的功能表。基本R璃虫发器。也可以用两个“或非门”组成，此时为高电平触发有效。图8-1其本RS触发辑输入输出SRQ+1Qn+10110100111dQn00。表8 1、JKtt发器在输入信号为双端的情况下，JKM发器是功能完善、使用灵活和通用性较强 的一种触发器。本实验采用74LS11改JK触发器，是下降边沿触发的边沿触发器。 引脚功能及逻辑符号如图82所示。JK触发器的状态方程为cT =Jd+KQJ 和K是数据输入端，是触发器状态更新

3、的依据，若 J、K有两个或两个以上 输入端时，组成“与”的关系。QW Q为两个互补输出端。通常把 Q = 0、c =1的状态定为触发器“ 0”状态；而把Q= 1, Q = 0定为“1”状态。J6| 151闻 12I ill io| g|Vcc Ru 2Rp 2CP 2K 2J 2Sd 2Q)74LS1121CP IK 1J ISu 1Q IQ 2Q OND1可可41一 5|可7| 8|图82 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表8 2表8 2输入输出SdRdCPJKQ+1Qn+101XXx1010XXX0100XXXd1100dQn111010110101

4、1111Qnd11XXdQn注：x一 任意态高到低电平跳变T 低到高电平跳变Q1 ( Qn ) 现态 Q n+1 ( Qn+1 )一 次态小一不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器、D发器在输入信号为单端的情况下，D发器用起来最为方便，其状态方程为 Q1=Dn,其输出状态的更新发生在CEB冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前 训的状态，Dtt发器的应用很广，可 用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用 途的需要而选用。如双 D 74LS74、BID 74LS17S六D 74LS17描。图8 3为双D 74LS7

5、4勺引脚排列及逻辑符号。功能如表8 3。MI 131 I l|8 I口 QVc: 2麻 2D 2CP 2Sd 2Q 2Q1J74LS74I配巾 ICP 1航 1Q 亦 0ND_l| 2|T|75o|7|* 口 cp 前图83 74LS74引脚排列及逻辑符号输入输出SdRdCPDCT1Qn101Xx1010Xx0100XX。11T11011T00111XcnQn表83输 入输出SdRdCPTd101Xx110Xx0110d111Qn表844 、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。 但可以利 用转换的方法获得具有其它功能的触发器。例如将J蹴虫发器的J、k两

6、端连在一起, 并认它为 加，就得到所需的T触发器。如图8-4(a)所示，其状态方程为：Qn = TQn + TQ(a) TT触发器(b) T触发器图84 JK触发器转换为T、T触发器T触发器的功能如表8 4。由功能表可见，当T= 0时，时钟脉冲作用后，其状态保持不变；当 T= 1时， 时钟脉冲作用后，触发器状态翻转。所以，若将 T触发器的T端置“ 1”，如图8 4(b)所示，即得T触发器。在T触发器的C矶每来一个C麻冲信号，触发器的 状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。同样，若将，虫发器。端与廊相连，便转换成T触发器。如图8 5所示。JK触发器也可转换为，虫发器，如图8 6

7、。转揍电路CF图8 5 D转成T图8 6 JK转成D5、CMOS发器CMOS沿型，虫发器CC401是由CMOS输门构成的边沿型Dtt发器。它是上升沿触发的双Drt发器，表85为其功能表，图87为引脚排列表8-5 TOC o 1-5 h z 7 + 1SR CP DQ10 x x 101 X X 000T 11000000XQ14113| 1| I 1| ic| 9 | 8 |V0D & 心 CP2 Ra Da SaJCC40L3_Qi_Qi_CPi;R_Di_S_Vssl| 2|3| 4| 5|6|7|图87 双上升沿D虫发器CMOS沿型J蹴虫发器输 入输出SRCPJKCT10XxX101XX

8、X011XXX。00T00C00101000100011Qn00XXC表86图88双上升沿J飞虫发器入端S?口讹高电平有效，当S= 1 （或R= 1） 态的影响，使触发器直接接置1 （或置0），CMOS发器的直接置位、复位输 时，触发器将不受其它输入端所处状 但直接置位、复位输入端诉DR必须遵CC402起由CMOS输门构成的边沿型J蹴虫发器，它是上升沿触发的双JK 触发器，表8 6为其功能表，图88为引脚排列。2、双踪示波器4、单次脉冲源6、逻辑电平显示器守RS= 0的约束条件。CMOS发器在按逻辑功能工作时，S?DR必须均置0三、实验设备与器件1、+5VS流电源3 、连续脉冲源5 、逻辑电平

9、开关7 、74LS112（或 CC402774LS00(或 CC401174LS74(或 CC4013四、实验内容1、测试基本RS!虫发器的逻辑功能按图81,用两个与非门组成基本RS!虫发器，输入端R S接逻辑开关的输出插口，输出端Q、Q接逻辑电平显示输入插口，按表87要求测试，记录之。表87RSQQ11 一00 一 11 一010一 1002、测试双J蹴虫发器74LS11继辑功能(1)测试Rd、Sd的复位、置位功能任取一只JKM发器,Rd、Sd、J、K端接逻辑开关输出插口， C圆接单次脉冲 源，Q Q端接至逻辑电平显示输入插口。要求改变 Rd, Sd (J、K CPt于任意 状态)，并在Rd

10、= 0 (Sd= 1)或Sd= 0 (Rd= 1)作用期间任意改变J、KM CP勺状 态，观察Q Q状态。自拟表格并记录之。测试JKM发器的逻辑功能按表88的要求改变J、K、C矶状态，观察Q Q状态变化，观察触发器状态更新是否发生在CP永冲的下P笔沿(即CN1 -0),记录之。(3)将JK触发器的J、阀连在一起，构成T触发器。在CP输入1H旌续脉冲，观察QS的变化。在CP输入1KH旌续脉冲，用双踪示波器观察CP Q Q端波形，注意相位关系，描绘之表88JKCPCTQ = 0Q = 1000 一 11一 0010一 11一 0100一 11一 0110一 11一 03、测试双D发器74LS74勺逻辑功能测试Rd、Sd的复位、置位功能测试方法同实验内容2、1),自拟表格记录。(2)测试，虫发器的逻辑功能按表8-9要求进行测试，并