电路与电子技术第11章-时序逻辑电路课件

1、第11章 时序逻辑电路1 概述 时序逻辑电路： 输出状态不仅决定于当时的输入状态，触发器 ( FF ) ： 时序逻辑电路的基本单元组合逻辑电路： 输出状态完全由当时的输入变量状态 而且与电路原来的状态有关， 有记忆功能。决定，与电路的原状态无关。 无记忆功能。1第11章 时序逻辑电路 结构 由门电路组合而成 与门 与非门 或门 或非门 非门 异或门 由触发器、门电路构成 RSFF JKFF DFF基本单元 门电路 触发器特点 无记忆功能 有记忆功能时钟信号 无时钟信号 有时钟信号门电路组合逻辑电路时序逻辑电路触发器2第11章 时序逻辑电路2 双稳态触发器 触发器稳定工作状态单稳态触发器无稳态触

2、发器（多谐振荡器）双稳态触发器触发器的分类： 触发器结构维持阻塞型触发器主从型触发器3第11章 时序逻辑电路双稳态触发器 JKFFDFFTFF可控 RSFFRSFF逻辑功能基本 RSFF4第11章 时序逻辑电路一、RSFF1. 基本 RSFF由 2 个与非门交叉连接而成&Q输出端输入端5第11章 时序逻辑电路(1) 输入 = 0 , = 1若原状态：1011001输出变为：&Q1输出保持：若原状态：0111001&Q16第11章 时序逻辑电路当 时：FF 原状态为 “ 0 ” ，则新状态为 “ 1 ” ； 若原状态为 “ 1 ”，则新状态仍为 “ 1 ” 。无论原状态如何，基本 RSFF 都输

3、出“ 1”， 即“置位”状态。直接 置位 端&Q低电平有效1001结论：置位7第11章 时序逻辑电路考虑到电路对称，触发器输出状态应该为“0”无论原状态如何，基本 RSFF 都输出“ 0”，即“复位”状态直接复位端&Q低电平有效0110(2) 输入 = 1 , = 0 时：复位8第11章 时序逻辑电路(3) 输入 = 1 , = 1 时：若原状态：1011110输出保持：&Q0输出保持：若原状态：0101011&Q19第11章 时序逻辑电路(1) 原状态若为“0” 则新状态保持为“0”(2) 若原状态为“1” 则新状态保持为“1”可见，对于 基本 RSFF ， 当 时：10第11章 时序逻辑电

4、路当 时，无论 基本 RSFF 输出端的原状态如何，其输出端的状态都不变，保持原状态 。结论11第11章 时序逻辑电路&Q0011逻辑矛盾禁止使用无论输出端的原状态如何，基本 RSFF 的两个输出端全部为“ 1”(4) 输入 = 0 , = 0 时：12第11章 时序逻辑电路0 11 01 10 010保持禁用Q&QQ图形符号记忆置位复位基本 RSFF 小结13第11章 时序逻辑电路& C 直接复位端 直接置位端二、可控 RSFF时钟信号 输入端 输出端14第11章 时序逻辑电路 和 用于： 在开始工作时，设定初始工作状态，输出复位（Q = 0）输出置位（Q = 1）而在工作过程中一般不用，接

5、高电平& C 直接复位端 直接置位端15第11章 时序逻辑电路当 C = 0 时，无论 R、S 取何值，触发器 保持原态0& C11时钟信号0 11 01 10 010保持禁用Q基本 RSFF时钟信号 C = 0 时：16第11章 时序逻辑电路（1） R = 0、S = 1 0110新状态 Qn+1 = 1时钟信号 C = 1 时：1& C100 11 01 10 010保持禁用Qn+1基本 RSFF17第11章 时序逻辑电路（2） R = 1、 S = 0 1001新状态 Qn+1 = 01& C010 11 01 10 010保持禁用Qn+1基本 RSFF18第11章 时序逻辑电路（3）

6、R = 1、 S = 1 1111新状态 Qn+1 不定，禁用1& C000 11 01 10 010保持禁用Qn+1基本 RSFF19第11章 时序逻辑电路（4） R = 1、 S = 1 00新状态 Qn+1 = Qn ，保持1& C110 11 01 10 010保持禁用Qn+1基本 RSFF20第11章 时序逻辑电路0 00 11 01 110Qn+1RSQnSRCQQ& C可控 RSFF 小结记忆置位复位 SR Q禁用21第11章 时序逻辑电路1. 可控 RSFF 输出变化发生在 C 信号高电平期间3. 仍存在 禁用状态 （ R = S = 1 ）2. 除了具有 置位、复位 和 保持

7、 功能可控 RSFF 特点:22第11章 时序逻辑电路逻辑符号JKCQ从触发器主触发器QQQQCSRRDSD1CJK三、JKFF2 个可控 RSFF1 个非门逻辑状态表J0011K0101 0 1 23第11章 时序逻辑电路01若主触发器输出为 001则从触发器输出也为 0 从触发器主触发器QQQQCSRRDSD1CJK0 00 11 01 110禁用Qn+1RSQn可控 RSFF 逻辑状态表1、 当 C = 0 时24第11章 时序逻辑电路10若主触发器输出为 110则从触发器输出也为 1 从触发器主触发器QQQQCSRRDSD1CJK0 00 11 01 110禁用Qn+1RSQn可控 R

8、SFF 逻辑状态表SR从触发器与主触发器状态一致25第11章 时序逻辑电路(1) J = 1, K = 12、 当 C = 1 时，0 00 11 01 110禁用Qn+1RSQn可控 RSFF 逻辑状态表Qn+1= 1Qn = 01010从触发器主触发器QQQQCSRRDSD1CJKSR111026第11章 时序逻辑电路(2) J = 1, K = 10101从触发器主触发器QQQQCSRRDSD1CJKSR11010 00 11 01 110禁用Qn+1RSQn可控 RSFF 逻辑状态表Qn+1= 0Qn = 127第11章 时序逻辑电路触发器 状态取反J = 1K = 1C 下降沿=有计

9、数功能结论:28第11章 时序逻辑电路逻辑符号逻辑状态表JKCQJ0011K0101 0 1 JKFF 的特点：29第11章 时序逻辑电路cpJKQ时序图：30第11章 时序逻辑电路四、 DFF逻辑功能表D01Qn+101DCQ逻辑符号DFF31第11章 时序逻辑电路例 已知某上升沿触发D触发器的 CP、D 如图所示，设其的初始状态为0，试画出输出端 Q 的波形。 32第11章 时序逻辑电路五、触发器的相互转换 (1) JKFF 转换为 DFFDSDRDJKCQQ1Dn Qn+1 0 0 1 1JKFF33第11章 时序逻辑电路 T Qn+1 0 Qn 1 QnJKCQQT(2) JKFF 转

10、换为 TFFJKFFSDRD34第11章 时序逻辑电路每来一个脉冲 (3) DFF 转换为 TFFCDQQDFFQ 翻转一次35第11章 时序逻辑电路1. 555 集成定时器 555集成定时器是一种模拟和数字电路相混合的集成电路 单稳态触发器、无稳态触发器均可由555集成定时器实现 常用的555定时器有 CB555、NE555、CC7555 等 3 单稳态触发器与无稳态触发器 36第11章 时序逻辑电路CB555 电路结构CB555 引脚排列37第11章 时序逻辑电路工作原理 38第11章 时序逻辑电路uI1uI2QuoT00导通1UR1UR20100导通1UR1UR21011截止1UR211

11、保持保持保持39第11章 时序逻辑电路2. 单稳态触发器 只有一个稳定状态，如果被脉冲信号触发，状态发生改变，单稳态触发器可以通过 555 定时器来实现 新状态只能暂时保持一段时间，然后自动回到原来稳定状态40第11章 时序逻辑电路工作原理 41第11章 时序逻辑电路3. 无稳态触发器没稳定状态，不需脉冲信号触发，可自动输出矩形脉冲 矩形脉冲有丰富谐波成份，无稳态触发器又称多谐波振荡器 无稳态触发器可通过 555 定时器来实现 42第11章 时序逻辑电路43第11章 时序逻辑电路占空比可调的方波发生器 44第11章 时序逻辑电路用于存放参与运算的数据和运算结果数码的输入方式: 有并行和串行之分

12、并行输入串行输入数码的输出方式: 也有并行和串行之分并行输出串行输出数码从各输入、输出端同时输入、输出数码从一个输入、输出端逐位输入、输出4 寄存器 45第11章 时序逻辑电路由 DFF 构成的并行输入 / 输出 数码寄存器1. 数码寄存器 d3d2d1d0DQ寄存清零Q3Q2Q1Q0DDDQQQ1101110146第11章 时序逻辑电路集成数码寄存器 74LS17547第11章 时序逻辑电路输 入输 出CPD0D1D2D3Q0Q1Q2Q30000011D2D3D4D1D2D3D4D11保 持10保 持48第11章 时序逻辑电路2. 移位寄存器可存放数码由 JKFF 组成的 4 位移位寄存器

13、：可在移位脉冲控制下依次移动位置QQJKJKKKJJD数码输入RD清零移位脉冲CQ3Q2Q1Q0QQQQQQ149第11章 时序逻辑电路设寄存的二进制数 D = 1011QQJKJKKKJJD数码输入RD清零移位脉冲CQ3Q2Q1Q0QQQQQQ150第11章 时序逻辑电路CQ3Q2Q1Q00 0 0 0 0 清零1 0 0 0 1 左移一位2 0 0 1 0 左移二位3 0 1 0 1 左移三位 4 1 0 1 1 左移四位移位过程51第11章 时序逻辑电路存放的1011随时钟脉冲从高位到低位依次串行输入到数据输入端。1.2.3.QQJKJKKKJJD数码输入RD清零移位脉冲CQ3Q2Q1Q

14、0QQQQQQ1第11章 时序逻辑电路输出数据时，既可从最高位触发器输出端在移位脉冲控制下依次串行输出，也可从四个触发器输出端并行输出并行工作方式速度较快，但需要输入、输出端子数较多QQJKJKKKJJD数码输入RD清零移位脉冲CQ3Q2Q1Q0QQQQQQ152第11章 时序逻辑电路累计输入时钟脉冲的个数1. 二进制计数器 计数器的输出码按照二进制加法或减法的规律变化，如二进制加法计数器，其规律是 “逢二进一”。 一个触发器可以表示一位二进制数，如要表示 n 位二进制数，就需要 n 个触发器。5 计数器 53第11章 时序逻辑电路(1) 异步二进制加法计数器异步： 多位触发器发生状态变化时，

15、 在时间上不同步。异步原因： 各触发器的时钟脉冲端没有连接在一起。n 位二进制计数器所能表示的状态数最多为 N = 2 n 个，最多为 16 个，最大十进制数为 15 。而所能表示的最大十进制数为 2n - 1 个。如 n = 4，则状态数54第11章 时序逻辑电路CP二 进 制 数Q3Q2Q1Q0十进制数0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000四位二进制加计数器状态表55第11章 时序逻辑电路主从型 JK

16、FF 组成的 4 位异步二进制加法计数器Q3Q2Q1Q0C1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16清零Q2Q3Q1Q0C 计数脉冲JJJKKKKJQQQQ56第11章 时序逻辑电路0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000CP二 进 制 数Q3Q2Q1Q0十进制数四位二进制加计数器状态表57第11章 时序逻辑电路(2) 同步二进制加法计数器J1 = Q0J0 = 1K0 =

17、 1J3 = Q2 Q1 Q0K3 = Q2 Q1 Q0J2 = Q1Q0K2 = Q1Q0K1 = Q0Q2Q3Q1Q0JJJKKKK计数脉冲JQQQQQQQQ58第11章 时序逻辑电路0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000CP二进制数Q3Q2Q1Q0十进制数59第11章 时序逻辑电路各触发器的状态变换与时钟脉冲同步Q3Q2Q1Q0C 1 2 3 4 5 6 7 8 9 10 11 12 13 14 1

18、5 1660第11章 时序逻辑电路集成二进制加计数器 74 LS 161集成计数器体积小、功耗低、功能灵活、应用广泛61第11章 时序逻辑电路CPEPETD3D2D1D0Q3Q2Q1Q00000010d3d2d1d0d3d2d1d01111计 数110保 持110保 持74 LS 161 功能表62第11章 时序逻辑电路2. 十进制加计数器用四位二进制数来代表 10 个十进制数码 0 9最常用的编码方式为 8421 码0 000001 000112 001023 001134 010045 010156011067011178100089100191000000CQ3Q2Q1Q0十进制数63第

19、11章 时序逻辑电路(1) 同步十进制加法计数器J1 = Q3 Q0J0 = 1K0 = 1J3 = Q2 Q1 Q0K3 = Q0J2 = Q1Q0K2 = Q1Q0计数脉冲Q2Q3Q1Q0JJJKKKKJQQQQQK1 = Q064第11章 时序逻辑电路 0 1 2 3 4 5 6 7 8 910J3K3J2K2J1K1K0J0Q3Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1

20、 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1J1 = Q3 Q0J0 = 1K0 = 1J3 = Q2 Q1 Q0K3 = Q0J2 = Q1Q0K2 = Q1Q0K1 = Q0C65第11章 时序逻辑电路集成十进制加计数器 74 LS 16066第11章 时序逻辑电路CPEPETD3D2D1D0Q3Q2Q1Q00000010d3d2d1d0d3d2d1d01111计 数110保 持110保 持74 LS 160 功能表67第11章 时序逻辑电路R0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q01 10 0 1 1 0 0 0 0 0 0 0 0 0 0 0 01 0 0 1 计数 计数 计数 计数74LS 290 管脚图74LS 290