数字逻辑课程设计——111序列检测器

1、学号：0120710340617课程设计课程名称数字逻辑设计题目“”序列检测器专业计算机科学与技术专业班级姓名孙禹指导教师巩晶2009年06月28日武汉理工大学数字逻辑课程设计第 页共8页学生姓名孙禹学生专业班级计算机指导教师巩晶学院名称计算机科学与技术学院一、题目：“111”序列检测器。原始条件：使用D触发器(74LS74)、“与”门(74LS08)、“或”门(74LS32)、非门(74LS04)，设计“111”序列检测器。二、要求完成设计的主要任务如下：1能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。2使用同步时序逻辑电路的设计

2、方法，设计“111”序列检测器。写出设计中的5个过程。画出课程设计图。3根据74LS74、74LS08、74LS32、74LS04集成电路引脚号，在设计好的“111”序列检测器电路图中标上引脚号。4在试验设备上，使用74LS74、74LS08、74LS32、74LS04集成电路连接、调试和测试“111”序列检测器电路。三、课程设计进度安排：序号课程设计内容所用时间1设计“111”序列检测器电路1天2电路连接、调试和测试3天3分析总结设计，撰写课程设计1天合计5天指导教师签名：2009年6月29日系主任(责任教师)签名：2009年月日武汉理工大学数字逻辑课程设计一、实验目的：1、深入了解与掌握同

3、步时序逻辑电路的设计过程；、了解、及芯片的功能；3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。二、实验内容描述：题目：“111”序列检测器。原始条件：使用D触发器(74LS74)、“与”门(74LS08)、“或”门(74LS32)、非门(74LS04)，设计“111”序列检测器。集成电路引脚图：他cmacato.aO,LFLffvaaa*.L.jg生盘.-,，-;I.二2叫-ctClD触发器(74ls轴)“与”门污4lS8)武汉理工大学数字逻辑课程设计图7-5状态编码方案）表7-6二进制状态表）第 页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始

4、状态表）第 页共8页三、实验设计过程：第1步，画出原始状态图和状态表。根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为:输入x：0101110111101输出Z：0000010001100要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列

5、的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。0/0I/O0/00/0cviC-现态次态/输出第2步，状态简化。表7-2所示的原始状态表是完全确定状态表。根据表7-2作隐含表，如图7-3所示。通过对原始状态表中各个状态所对应的输出和状态转移情况分析，可以找到最大等效类（A

6、）,（B）,（C,D）。并以A代替最大等效类（A）,以B代替最大等效类（B）,以C代替最大等效类（C,D）,得到最小化状态表如表7-4所示。现态次态/输出x=0A/0A/0 x=1B/0C/0C/1（图7-3隐含表）第3步，状态编码。表7-4最小化状态表）A/0武汉理工大学数字逻辑课程设计图7-5状态编码方案）表7-6二进制状态表）第 #页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页武汉理工大学数字逻辑课程设计图7-5状态编码方案）表7-6二进制状态表）第 页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页表7

7、-4共有3个状态，所以需要用两位二进制代码来表示。设状态变量为y2和y】。根据状态编码的基本原则，可以确定状态A和B，A和C应该分配相邻代码。状态编码方案如图7-5所示。状态A的编码为“00”状态B的编码为“01”，状态C的编码为“10”将各状态的编码带入表7-4，得到表7-6所示的二进制状态表。现态次态/输出A:00B:01C:10y2y1x=00000/0 x=101/010/010/1武汉理工大学数字逻辑课程设计由图7-8得出激励函数和输出函数的表达式为第 页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页第4步，列出激励函数和输入函数表达式。根据

8、表7-6所示的状态表和D触发器的激励表，可列出激励函数和输出函数的真值表，如表7-7所示。由真值表可画出激励函数和输出函数的卡诺图，如图7-8所示。表7-7激励函数和输出函数的真值表）D2=xy2+xy1D1=X他Z=xy2武汉理工大学数字逻辑课程设计由图7-8得出激励函数和输出函数的表达式为第 #页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页武汉理工大学数字逻辑课程设计由图7-8得出激励函数和输出函数的表达式为第 #页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页=X(y2+y1)武汉理工大学数字逻辑课程设

9、计由图7-8得出激励函数和输出函数的表达式为第 #页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页武汉理工大学数字逻辑课程设计由图7-8得出激励函数和输出函数的表达式为第 #页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页（图7-8激励函数和输出函数卡诺图）武汉理工大学数字逻辑课程设计由图7-8得出激励函数和输出函数的表达式为第 #页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页武汉理工大学数字逻辑课程设计由图7-8得出激励函数和输出函数的表达式为第 #页共8页武汉理工

10、大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页D2=X(y2+y1)D1=Xy2ViZ=xy2武汉理工大学数字逻辑课程设计第 页共8页武汉理工大学数字逻辑课程设计图7-1原始状态图）表7-2原始状态表）第 #页共8页第5步，画出逻辑电路图。根据所求得的激励函数和输出函数表达式，画出如图7-9所示的时序逻辑电路图。CP四、实验调试：1、本次试验中存在无效状态“11”，在输入为“1”时，产生一个错误输出“”为消除这个错误，需对输出函数进行修改。修改后-。2、实验过程中必须非常小心不可以将集成电路高低电位接反，否则可能烧毁集成电路元件；3、实验过程中必须讲究协作精神，分工

11、明确。连接电路时必须记住插口的次序，否则找不到时再回去搜索会浪费时间；4、连线过程必须十分小心谨慎，因为插孔较多较密，不小心可能会插错，无法达到设计预期的效果。本次课程设计加深了我对数字逻辑这门课程的理解与认识。我对触发器、“与”门、“或”门、以及非门的使用与连接有了进一步的了解并且认识到团队合作的重要性。这次我们小组分到的任务是“111”序列检测器。通过对数字逻辑课程一个学期系统和理论的学习，这项任务对我们来说不是很困难。我们开始之前先进行了讨论跟任务分配。然后每个人都做了一个设计。最后大家商量跟讨论，在连接电路图时选择了一个比较合理的方案。虽然在连接电路和检查过程中遇到了很多难题。但是我们

12、通过小组讨论和向老师请教解决了一些疑惑。其次要谈谈我们这次设计的不足之处，本次课程设计是以小组为单位进行的，我们各自分配了任务，因此我们有些方面得到了强化，有些方面却缺少了锻炼，虽然说人多力量大，但却多了些依赖思想，加之期末考试等因素，使得我们之前的进度一直比较缓慢，但是大家还是能够合理安排，很多问题得到解决。说到设计，我们如今已经可以避免发生一些原则性的错误，但是有一些细节我们还是做得不够，这是我们以后的设计中应该提起重视和改进的。最后，还要感谢我们指导老师的细心指导、认真监督，以及给我们组的设计提出的许多中肯意见。路漫漫其修远兮，虽然本学期数字逻辑课程结束了，但仍觉得自己还有很多东西要学，我会在自己在以后的学习生活中不断努力、不断提高，争取更大的