数字电子技术基础第八章课件

1、第8章 半导体存储器和可编程逻辑器件 8.1 半导体存储器8.2 可编程逻辑器件学习要点随机存取存储器RAM和只读存储器ROM的结构、工作原理及存储器容量扩展的方法；可编程阵列逻辑PAL 、通用阵列GAL的结构与特点；CPLD和FPGA的结构特点；可编程逻辑器件的开发与应用技术。8.1 半导体存储器 8.1.1 只读存储器 8.1.2 随机存取存储器RAM8.1.3 存储器容量的扩展存储器是数字计算机和其他数字系统中存放信息的重要器件，它使数字系统有了记忆能力，对数字信息进行有条不紊的运算和处理。随着大规模集成电路的发展，半导体存储器因其具有集成度高、功耗低、存取速度快、使用寿命长等特点，已广

2、泛应用于各种数字系统中。半导体存储器按功能和存储信息的原理分为：只读存储器ROM（Read-only Memory）只读存储器是一种只能读但不能写入的存储器。即使断电，ROM中存放的数据也不会丢失。故ROM通常用来存放永久性的、不变的数据。随机存取存储器RAM（Read Access Memory）随机存取存储器RAM是一种既可读又可写的存储器。这种存储器断电后，数据将全部丢失，用于存放一些临时性的数据或中间结果。 8.1.1只读存储器 根据编程和擦除方法的不同，ROM可分为：掩膜ROM可编程只读存储器PROM可擦除可编程只读存储器EPROM电可擦除只读存储器E2PROM闪存Flash等不同类

3、型。 8.1.1只读存储器1只读存储器ROM的基本结构 ROM由地址译码器和存储矩阵和读出电路三部分组成，结构如图所示。图8. 1 ROM的基本结构图输入的地址码字单元的地址选择线，简称字线输出信息数据线，简称位线地址译码器作用：将输入的地址译码成相应的控制信息，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到读出电路。读出电路的作用：一是提高存储器的带负载能力；二是实现对输出状态的三态控制，以便于系统的总线联接。存储矩阵：存储器的主体部分,由存储单元组成。一个存储单元只能存储1位二进制数1或0。存储器的容量可用存储单元的数量来表示 一个具有条字线和条位线的存储器，其存储容量为

4、：存储容量=字线数位线数= 位当 01、10、11时2只读存储器ROM的工作原理 以掩膜ROM为例，如图所示为二极管ROM的原理图，其存储容量为44。 图8. 2 只读存储器ROM原理图 读数是根据地址码将指定存储单元中的数据读出来。如 则输出则 依次输出为0110。0010、1101、011011字线位线交叉处接二极管，表示存储信息为1；无二极管，表示存储信息为0。用简化的阵列图来表示存储矩阵中的存储信息每个交叉点表示一个存储单元，有二极管用黑点“”表示，该存储单元中存储数据是1。无二极管的不用，意味该存储单元中存储的数据是0 。3ROM的分类根据编程和擦除的方法不同，ROM可分为:掩膜RO

5、M 可编程只读存储器PROM（Programmable ROM） 可擦除可编程只读存储器EPROM（Erasable Programmable ROM） 电可擦除只读存储器EEPROM 快闪存储器（Flash Memory） 4. ROM的应用 例8.1.1 试用ROM实现下列逻辑函数：解：（1） 将函数化为标准与-或式，即：（2）确定存储单元内容。由函数最小项表达式可知函数有4个存储单元为1，有5个存储单元为1。（3） 画出用ROM实现的逻辑图，如图8. 4所示。5集成电路ROM常用的EPROM典型芯片有2716（2K8）、2732A（4K8）、2764（8K8）、27128（16K8）、2

6、7256（32K8）和27512（64K8）等；E2PROM典型芯片有2864（8K8）、28C010（1兆）、28C020（2兆）等。EPROM基本电路结构的差别不大，现以Intel 2716为例，介绍集成电路ROM的结构及其工作原理。8.1.2 随机存取存储器RAM随机存取存储器RAM可以在任意时刻，对任意选中的存储单元进行信息的写入和读出操作。与只读存储器相比，随机存取存储器最大的优点是存取方便，使用灵活，缺点是一旦断电，所存内容全部丢失。1RAM的基本结构和工作原理随机存取存储器RAM由存储矩阵、地址译码器和读写控制电路组成 。图8. 6 RAM的基本结构输入的地址码字单元的地址选择线

7、，简称字线输出信息数据线，简称位线信息的读出和写入是以字为单位的。为了区别各个不同的字，给每个字都赋予一个唯一的编号，这个编号称为地址。地址的选择是通过地址译码器来实现的。地址译码器分为行地址译码器和列地址译码器。由它们共同确定欲选择的地址单元。 图8. 7 RAM存储矩阵如图所示是容量为 10244 （即1K4，有1K个字，每个字4位）的RAM存储矩阵。因 ，故1024个字需要10位二进制地址码。地址码的高4位经列地址译码器译码后产生16根列选择线，每根列线同时选中4位存储单元，只有被行选择线和列选择线都选中的单元才能被访问。地址码的低6位经行地址译码器译码后产生64根行选择线。如输入地址码

8、则位于 和 交点处的字单元可以进行读写操作，而其他单元没被选中。1RAM的基本结构和工作原理数字系统中的RAM一般由多片组成，而系统每次读/写时，只对其中的一片（或几片）进行读/写，在每片RAM上均加有片选信号 ，只有 的RAM芯片才被选中，可以进行读/写操作， 的RAM芯片，其I/O端为高阻状态，不能进行任何操作。读/写操作利用控制信号 来完成，是分时进行的，当读/写控制信号 时，执行读操作，将存储单元里的数据送到输入/输出端上；当 时，执行写操作，加到输入/输出端上的数据被写入存储单元中。2RAM存储单元的类型 根据所采用的存储单元工作原理的不同,随机存储器分为： 静态存储器SRAM 动态

9、存储器DRAM 总之，静态 RAM 速度快但价格贵，动态 RAM 要便宜一些，但速度慢。因此，静态 RAM 常用来组成 CPU 中的高速缓存，而动态 RAM 能组成容量更大的系统内存空间。 3. 集成静态存储器SRAM 常用的集成静态存储器SRAM典型芯片有： 2114（1K4）、 6116（2K8）、 6264（8K8）等。以Intel 2114A为例，介绍一下SRAM的结构及其工作原理。（1）电路结构 。引脚图（2）工作方式。表8. 2 2114A的工作方式工作方式未选中1高阻读操作01输出写操作00输入8.1.3 存储器容量的扩展 在数字系统或计算机中，单片存储器芯片往往不能满足存储容量

10、的要求，可把若干存储器芯片进行组合，扩展成大容量存储器。扩展方法主要有位扩展和字扩展两种。 位扩展方式：存储器的字数够用，而每个字的位数不够用时，通过把地址线并接进行位扩展。 字扩展方式：当存储芯片每个字的位数够用，而字数不够时 ，进行字扩展 。图8. 9 RAM的位扩展2114A的存储容量为1K4，2片扩展成 1K 8位的RAM。图8. 10 RAM的字扩展同时位扩展和字扩展方式 存储器芯片的字长和容量均不符合存储器系统的要求时，将位扩展和字扩展两种方法结合起来，从而满足存储容量的要求。 例如用1K4的2114A芯片扩展成2K8的存储器系统。由于芯片的字长为4位，因此首先需要采用位扩充的方法

11、，用两片芯片扩展成1K8的存储器。然后再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的1K8的芯片组来完成，即可得到2K8的存储器系统。8.2 可编程逻辑器件8.2.1 概 述8.2.2 低密度可编程逻辑器件 及其应用8.2.3 高密度可编程逻辑器件 及其应用开发8.2.1 概 述1PLD器件的发展概况早期的通用型和专用型：简单且固定不变 ，但因集成度低且功能有限，所以构成系统时灵活性差，芯片间往往有大量的连线，最终导致系统可靠性差、费用高、功耗和体积大等缺点 。20世纪70年代中期专用集成电路ASIC（Application Specific Integrated Circuit） 可

12、编程逻辑器件PLD（Programmable Logic Device）器件出现 ：通过设计芯片来实现系统功能，增强了设计的灵活性，可减少芯片数量、缩小系统体积、降低功耗、提高系统的速度和可靠性。 低密度可编程逻辑器件LDPLD可编程逻辑阵列（PLA）可编程只读存储PROM 可编程阵列逻辑（PAL）通用阵列逻辑（GAL） 这四种PLD器件结构简单，具有成本低、速度高、设计简便等优点，但规模较小，难以实现复杂的逻辑功能。20世纪80年代后期高密度可编程逻辑器件HDPLD复杂可编程逻辑部件CPLD现场可编程门阵列FPGA等2PLD器件的特点功能集成度高开发效率高系统工作速度快3PLD器件的表示方法

13、 逻辑电路通常用逻辑图表示，但传统表示法对大规模集成电路的描述很困难。因此在PLD器件中有专用简化表示方法。（2）与门表示法。 （3）或门表示法。 （1）输入、输出缓冲器。4PLD器件的基本结构PLD器件电路的主体是由与门和或门构成的“与阵列”和“或阵列”，可以实现组合逻辑函数。输入电路：由缓冲器组成，可以使输入信号具有足够的驱动能力，并产生互补的原变量和反变量。输出电路：提供不同的输出结构，可以直接输出（组合方式），也可以通过寄存器输出（时序方式）。输出端一般采用三态输出结构，可以通过三态门控制数据直接输出或反馈到输入端。8.2.2 低密度可编程逻辑器件及其应用 低密度可编程逻辑器件有可编程

14、只读存储PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL和通用阵列逻辑GAL。 表8. 3 四种PLD器件的结构特点表器件名与阵列或阵列输出电路编程方式PROM固定可编程固定熔丝PLA可编程可编程固定熔丝PAL可编程固定固定熔丝GAL可编程固定可组态电可檫除1PROM及其应用PROM由固定的与阵列和可编程的或阵列构成。 解： 将函数化为标准与-或式，即： 确定存储单元内容。由函数最小项表达式可知函数和相应的存储单元中各有4个存储单元为1。 画出用ROM实现的逻辑图，如图所示。 例8.2.1 用PROM实现逻辑函数：2PLA及其应用PLA由可编程的与阵列和可编程的或阵列构成。PLA的与阵列不

15、要求象PROM一样实现全译码，而是实现部分译码。PLA可以实现逻辑函数的最简与或表达式，器件的利用率要比PROM高。但可编程开关占用较多的芯片面积，引起较大的信号延迟，不利于器件的集成。而且PLA的价格贵，编程工具也比较贵。例8.2.2 用PLA实现例8.2.1的逻辑函数：只需要5个与门和2个或门实现逻辑函数。用PLA比用PROM器件的利用率要高。3PAL及其应用PAL由可编程的与阵列和固定的或阵列构成，但其输出方式固定而不能重新组态，编程是一次性的，使用起来有很大局限性。PAL有许多型号，不同型号的与阵列的结构基本相同，但输出结构不同，常见有以下四种。 专用输出结构 可编程I/O结构 寄存器

16、输出结构 异或型输出结构 PAL比中小规模的组合逻辑器件的通用性好，可以更加灵活的设计和使用，速度也较快，但由于多数使用双极型熔丝工艺，一般只能实现一次编程。 4GAL及其应用GAL阵列结构同PAL一样，也是由可编程的与阵列和固定的或阵列构成。但其输出电路采用了逻辑宏单元OLMC（Output Logic Macro Cell）结构，通过对逻辑宏单元进行编程，用户可以根据需要对输出方式自行组态，功能更强。GAL采用的是电可擦除的编程方式，不仅可以反复编程，而且还节省了芯片的面积，利于集成度的提高。可以实现较为复杂的逻辑函数。8.2.3 高密度可编程逻辑器件及其应用开发20世纪80年代后期，出现

17、的复杂可编程逻辑部件CPLD（Complex Programmable Logic Device）、现场可编程门阵列FPGA（Field Programmable Gate Array）属于高密度可编程逻辑器件。同FPGA/CPLD的规模比较大，适合于时序、组合逻辑电路的应用。具有可编程和实现方案容易改动等特点.几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用CPLD/FPGA器件。1复杂可编程逻辑部件CPLD 以Altera公司生产的MAX7000A产品为例，介绍CPLD器件的基本结构. 包括3种结构： 可编程逻辑宏单元LAB：逻辑宏单元内部主要包括与或阵列、可编程触发器和

18、多路选择器等电路，能独立地配置为时序或组合工作方式。 可编程内部连线PIA：作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络。各逻辑宏单元通过可编程连线阵列接收来自专用输入或输入端的信号，并将宏单元的信号反馈到其需要到达的目的地。 可编程I/O单元低密度可编程逻辑器件需要专用的编程器才能编程。20世纪90年代初，Lattice公司率先在其CPLD器件中实现了在系统可编程技术ISP，无需专用的编程器就可编程。只要通过计算机接口和编程电缆，就可以直接在目标系统或印刷电路板上进行编程。ISP技术有利于提高系统的可靠性，便于调试和维修。边界扫描测试技术JTAG（Join Test A

19、ction Group）解决高密度引线器件和高密度电路板上的元件的测试问题。ISP技术还可以与边界扫描可测试技术合为一体，既能在线编程，又能进行测试。ISP技术使CPLD开发过程变得简单，对器件、电路甚至整个系统有进行现场升级和功能重构的能力。图8. 25 MAX7000A器件基本结构2现场可编程门阵列FPGA 现场可编程门阵列FPGA是Xilinx公司于1985年首家推出的，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作。 FPGA由普通的门阵列发展而来的，其内部由许多独立的可编程逻辑模块组成，一般分为三部分： 可编程逻辑块CLB：实现逻辑功能的基本单元，规则地排成一个阵列，散布

20、在整个芯片； 可编程I/O模块IOB：完成芯片上的逻辑与外部封装脚的接口，一般在芯片的四周； 可编程互连资源IR：包括连线线段和可编程连接开关，将各个CLB以及IOB之间连接起来，构成特定功能的电路。CPLDFPGA集成度高。集成度更高通过修改具有固定内连电路的逻辑功能来编程，无需外部存储器。通过改变内部连线的布线来编程，需要外部存储器。逻辑块级编程，速度快门级编程，速度较慢连续式布线结构，时序延迟可预测分段式布线结构，结构复杂，时序延迟不可预测功耗大，集成度越高越明显。功耗较低。适合完成各种算法和组合逻辑电路，替代象地址译码器、特殊计数器等以前要用很多逻辑电路才能实现的功能。适合于完成时序逻

21、辑电路，如高速相关运算、高速FFT运算、做ASIC的先期验证等。表8.4 CPLD与FPGA特点比较3硬件描述语言硬件描述语言HDL被广泛的应用于CPLD/FPGA开发设计的各个阶段：建模、仿真、验证和综合等。它是利用形式化的方法描述数字电路和系统的一种语言。利用这种语言，可以从抽象到具体、从上层到下层逐层描述自己的设计思想，然后经过仿真验证，把其中需要变为实际电路的模块进行组合，通过自动综合工具转换成门级电路网表，最后用专用工具把网表转换为要实现的具体电路布线结构。硬件描述语言种类繁多，并且一般各自面向特定的设计领域和层次，目前最主要的硬件描述语言是： VHDL（Very High Spee

22、d Integrated Circuit HDL） Verilog HDL 这两种语言都已被确定为IEEE的工业标准硬件描述语言，便于不同的开发系统之间实现兼容性。VHDL/Verilog HDL语言开发可编程逻辑电路的流程主要有以下几个步骤：文本编辑功能仿真逻辑优化与综合适配与分割装配或布局布线时序仿真4PLD的设计过程CPLD/FPGA器件的设计步骤： 设计输入 设计实现 设计校验 下载编程5PLD开发工具在用PLD器件进行系统开发时，还需要选择合适的器件和开发系统。每个PLD厂家为了方便用户都提供适合自己产品的集成开发环境，如Altera公司，在推出各种可编程逻辑器件的同时，也不断升级其相应的开发工具软件。其开发工具从早期的A+PLUS、MAX+PLUS发展到MAX+PLUS、Quartus，再到现在的Quartus， Quartus是目前Altera公司可编程逻辑器件开发工具中的主流软件，可以通过它实