微机原理与接口技术第02章--8086微处理器课件

1、第二章 8086/8088微处理器微处理器的内部逻辑结构微处理器的外部引脚及功能存储器组织系统配置工作时序2.1 8086的内部逻辑结构 微处理器 8086, 8088结构类似。从程序员和使用角度来看的结构, 即编程结构从功能上分为两部分：总线接口部件，执行部件。 两部分各自执行自己的功能并行工作，这种工作方式与传统的计算机在执行指令时的串行工作相比极大的提高了工作效率。 传统 计算机执行程序时，CPU的工作顺序是： 取指令 执行指令 再取指令 再执行指令串行工作。工作顺序是：取指令，执行指令同时进行。并行工作。 AH ALBH BL CLCH DH DL SP BP DI SI 通 用 寄

2、存 器 CSDS SS ES I P 内部暂存器 输入输出 控制 电路 1 234 AX BX CX DX数据总线运 运 算 寄 存器 A L U 标志寄存器 外部总线 8086 16位 指令对列 8086为 6 字节16 位 执行 控制 电路 执行部件总线接口部件 地址加法器20 位 16 位 段寄存器指令指针（EU） （BIU）非流水线操作取指令1执行指令1指取令2执行指令2流水线操作取指令1执行指令1取指令2执行指令2取指令3执行指令3 时间t流水线和非流水线操作过程图取指令1 取指令2 取指令3 取数据 取指令4等待 等待 执行指令1 执行指令2 执行指令3 BIU与EU并行操作示意图

3、BIU EU2.1.2 总线接口部件BIU 总线接口部件BIU主要包括：四个16位段地址寄存器、一个16位指令指针寄存器IP，一个6字节指令队列缓冲器20位地址加法器，总线控制电路。1. BIU完成以下几个主要任务：（1）取指令和预取指令（2）配合EU执行的指令，传送数据 （3）形成物理地址 2BIU的组成 （1）4个16位的段地址寄存器 代码段寄存器CS 、数据段寄存器DS、堆栈段寄存器SS、扩展段寄存器ES （2）1个16位的指令指针IP（Instruction Pointer） （3）20位的地址加法器（4）指令队列 （5）总线控制逻辑 物理地址的产生过程段 基 址 16 位偏 移 地

4、址 16 位物 理 地 址 20 位0 0 0 0+2.1.3 执行部件EU 执行指令所得结果或执行指令所需的数据，都由EU向BIU发出命令，对存储器或I/O接口进行读/写操作。EU完成以下几个主要任务： （1）指令译码 （2）执行指令 （3）向BIU传送偏移地址信息 （4）管理通用寄存器和标志寄存器2EU的组成 （1）算术逻辑运算单元ALU 执行算术和逻辑运算（2）通用寄存器 8个16位的通用寄存器AX，BX，CX，DX，BP，SP，SI，DI。 AX，BX，CX，DX也可单独拆成两个8位的寄存器，分别为AH、AL、BH、BL、CH、CL、DH、DL。（3）标志寄存器 FR（F1ags Re

5、gister）标志寄存器FR的格式 CF PF AF ZF SF TFIFDFOF0123456789101112131415较验进位 辅助进位零标志符号标志跟踪标志中断标志方向标志溢出标志AXAHAL累加器BXBHBL基址寄存器CXCHCL计数寄存器 数据寄存器DXDHDL数据寄存器 通用 SP堆栈指针寄存器寄存器BP基址指针寄存器 地址SI源变址寄存器寄存器DI目的变址寄存器IP指令指针寄存器FR标志寄存器 控制寄存器CS代码段寄存器DS数据段寄存器 段寄存器SS堆栈段寄存器ES扩展段寄存器8086寄存器结构返回2.2.1 工作模式8086/8088CPU有两种模式：最小模式和最大模式最小

6、模式系统中只有8086/8088一个微处理器，也叫单处理器模式。所有的总线控制信号都直接由8086/8088产生。适合于较小规模的系统。最大模式包含两个或两个以上的微处理器，其中一个主处理器8086/8088，其他的处理器称为协处理器，它们是协助主处理器工作的。适合于中等规模或大型的8086/8088系统中。常用的协处理器有专门用于数值运算的8087专门用于输入/输出操作的80892022/7/218088地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地A14A13A12A11A10A9A8AD7AD6AD5AD4A

7、D3AD2AD1AD0NMIINTRCLK地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET

8、8086引脚对比图8086用两个存储体来组织实际存储空间 奇地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH.BHEA0A0 A19 BHED8 D15D0 D7地址交叉排列8086D0 D15规则字: 偶地址作为字的地址非规则字: 奇地址作为字的地址CPU 8088 由于只有8位数据线,地址顺序排列。 两个存储体内的地址表示偶地址存储体地址奇地址存储体地址二进制表示十六进制表示二进制表示十六进制表示0000000 000H0000000 101H0000001 002H0000001 103H0000010 004H0000010 105H0000011 0

9、06H0000011 107H 和A0这两个信号的组合和对应的操作A0操作所用数据引脚00从偶地址开始读/写一个字AD15AD810从偶地址单元或端口读/写一个字节AD7AD001从奇地址单元或端口读/写一个字节AD15AD80110从奇地址开始读/写一个字，分两个总线周期实现。第一个总线周期，做奇地址字节读/写第二个总线周期，做偶地址字节读/写AD15AD8AD7AD0字和字节的存取过程实例 奇地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH.BHEA0A0 A19 BHED8 D15D0 D7地址交叉排列8086D0 D1512H78H90H34H2.3.

10、2 8086存储器的分段 20位地址码 16位寄存器寻址范围 220 ( 1MB ) 216 ( 64KB)16位数据不能寻址1MB的地址空间1MB分为若干逻辑段（64KB）,段内16位寻址段基地址的低4位为“0” ( 如: C4320H ) 分段具有随意性 逻辑段可在整个存储空间内浮动，段间可以连续、分开或重叠。一个程序可以有代码段、数据段、堆栈段、扩展段各逻辑段基地址由相应寄存器CS、DS、SS、ES给出 对某一具体的存储单元逻辑地址：段基址 + 偏移地址 16位偏移地址：相对于段基址的位移量 16位物理地址：实际地址 20位物理地址的产生物理地址=段基址 10H+偏移地址 16位 4位

11、C4000H 16位 + 0013H 20位 C4013H 段寄存器值偏移量物理地址 取指令 ： CS 10H+IP读写数据： DS 10H+EA EA: 有效地址，由寻址方式决定堆栈操作： SS 10H+SP例： CS:3000H IP:0011H DS:1200H 要执行的指令：MOV AX 2000H 返回 堆栈概念： 栈底固定，栈顶活动 弹出 栈顶 压入 SP先进后出，后进先出 栈底2.4 系统配置工作模式的选择由MN/MX引脚决定。最小模式：单处理器系统，系统中所需的控制信号全部由8086/8088CPU本身直接产生。最大模式：多处理器系统，有两个或两个以上的微处理器，除主处理器80

12、86/8088CPU外，还有数值协处理器8087和I/O协处理器8089。所有的总线控制信号由外加的总线控制器8288提供。2.4.1 最小模式下的系统配置OOODQCLKODI0DO 0STBOE。8282引脚及内部结构图。DI 0 DI 7输入端DO 0 DO7输出端OE/允许控制（低电平有效）STB锁存信号高电平允许（通过）低电平禁止（锁存）1. 地址锁存器8282DI 7DO7AO BOOO。OOET A1A7。 B1 B7。接DEN接DT/R 8286DEN = 0OE = 0当DT/R=0时，BA当DT/R = 1时， A B8286引脚及内部结构图1289111218192、总线

13、收发器82863、时钟发生器8284A80868282地址锁存器（三片）8286收发器（2片）8288总线控制器READYRESET8284ARESETREADYBHE/A16A19AD0AD15S0/S1/S2/CLKMN/MX0DENDT/RA0 A19D0 D152.4.2 8086最大模式下的系统配置ALESTBBHE/OE TMRDC/MWTC/IORC/IOWC/INTA/ALE。DEN。DT/R控制总线S0S1S21、总线控制器82888086最大模式下与8288的连接图 返回8284A CLK S0808 6 S1 S28282锁存器STB （3片）OE 8286总线T 收发器

14、（2片）DT/RDEN MRDCALE MWTCCLK 8288S0 总线 IORCS1 控制器 S2 IOWCAENIOB MCS/PDENCEN INTA 8259A中断控制器+5V接地控制总线2.5 工作时序时序：各个命令信号必须以严格的时间先后顺序出现，这种严格的时间上的先后顺序就称为时序。时钟周期：CPU的基本时间计量单位，它由计算机的主频决定。一个时钟周期又叫一个“T状态”。总线周期：CPU通过系统总线对外部存储器或I/O接口进行一次访问所需的时间。指令周期：一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕所用的时间。一个总线周期至少包括 4 个时钟周期。（1）T1状态：CPU向地址/状态和地址/数据多路复用总线上发出地址信号，指出要寻址的存储单元或I/O端口地址。（2）T2状态：CPU从总线上撤消地址，为传输数据作准备。总线的高4位用来输出本总线周期的状态信息。（3）T3状态：多路复用总线的高