集成电路EDA设计技术：DE2_TV 范例讲解（1）

1、DE2系列_TV 范例讲解（1） ADV7181 & IC2IC中心视频组DE2_70_TV系统框图 无论是DE2_115_TV，DE2_TV、DE2_70_TV例程，均是一个将输入的电视模拟信号经开发板上的解码芯片解码后，进行一个基于平均值的去隔行处理后，用VGA的格式输出。这个例程是入手视频处理的一个基础，在这里主要简述DE2_70_TV的各个部分。TV Decoder7180系统框图 模拟信号经开模拟信号进入开发后进解码器解码，这里的解码器在系统框图中就是TV Decoder7180了，这个解码器的信号线可以分四种： 第一种：模拟信号的输入； 第二种：是配置信号，在图中是I2C_SCLK

2、，和I2C_SDAT的两个信号，这两个信号时按照I2C协议来进行配置的，主要功能是给解码器提供具体的配置信号，因为TV Decoder7180能支持多种模拟信号格式的输入源，有NTSC、PAL和SECAM等制式，到底输入的模拟信号是那种输入制式，是根据这个I2C配置信号来确定的。在本系统中，I2C配置模块就是输出NTSC制式的配置信号；TV Decoder7180系统框图 第三种：同步信号，这里有TD_HS何TD_VS，分别是水平方向和垂直方向的同步信号； 第四种：解码后根据ITU656协议输出的数据TD_DATA。 解码器输出的视频数据经ITU656 Decoder之后，得到格式为4:2:2

3、的YUV数据，经SDRAM四口控制器缓存在SDRAM中。但这时候缓存在SDRAM的数据是奇数场和偶数场，系统再分别读出奇数场和偶数场，以作平均的方式将两场数据和为一帧，实现去隔行之后将YUV格式转换为RGB格式然后在VGA控制信号下输出。ADV7181芯片ADV7181是一款集成的视频解码器， 支持多种格式的模拟视频信号输入， 包括CVBS，S_VIDEO 和YPrPb 分量， 并可自动检测NTSC、PAL 和SECAM。ADV7181 可输出16 位或8 位与CCIR656标准兼容的YCrCb 4:2:2视频数据， 包括VS、HS、Blank等重要信号。Strengths 特点：I2C总线接

4、口，6通道模拟视频输入，支持多种模拟输入格式和多种数字输出格式。详细资料见FPGA与SOPC设计电子书ADV7181芯片寄存器配置 I2C协议只要求两条总线线路一条串行数据线 （SDA） 一条串行时钟线 （SCL）。同时SDL和SCL都是双向线路，分别通过上拉电阻连接到正的电源电压。I2C两线串行数据SDA 和串行时钟SCL 线在连接到总线的器件间传递信息。每个器件都有一个唯一的地址识别。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。此时任何被寻址的器件都被认为是从机。在I2C总线上，无论主机是接受方还是发送方，时钟信号永远是主机控制。 I2C传输SDA 线上的数据必须在时钟的高电

5、平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C:普通传输模式I2C_Controller模块I2C_Controller使用33个I2C时钟周期来完成1次24位数据， 其中第1个时钟周期用于初始化控制器， 第23个周期用于启动传输， 第430个周期用于传输数据(其中包括24位数据和3个ACK)，最后3 个周期用于停止传输。在程序当中，SD_counter用于对传输进行计数， 并控制数据的传输。I2C_AV_Config模块该模块中的每个寄存器配置需要三步。一般用mSetup_ST表示当前进行到哪一步， mI2C_GO=1表示启动I2C传输， mI2

6、C_END=1表示I2C传输结束， mI2C_ACK=0表示应答信号有效。I2C_AV_Config模块 复位信号一旦有效， 即表明对寄存器的配置进入到第一步， 此时8位从设备地址、8位寄存器地址和8位数据进行连接， 以组成24位传输数据； 接着启动I2C 传输， 进入第二步( mSetup_ST =1) ， 此后一旦检测到传输结束(mI2C_END=1)， 便对应答信号mI2C_ACK进行判断， 如果应答有效， 则进入下一步mSetup_ST=2，否则返回到mSetup_ST=0， 重新传输数据。电视解码芯片ADV7181产生iTD_HS，iTD_VS行场同步信号把HS当作时钟信号 VS低电平时，计数，否则又清零TV_detect模块VS上升沿判断计数值达到9则输出一个stable信号作为Reset_delay模块的复位信号，决定整个工程开始。Reset_delay模块利用clk50MHz计数，产生三个复位rst信号，我们知道复位信号低电平0有效，主要进行模块的初始化。由于计数满1FFFFF,2FFFFF,3FFFFF使rst变成1，就意味着使模块开始工作。不同的计数值代表着不同的初始化时间，换个方式说就是使不同的模块开始工作的时间先后，因为如果某些模块要等