全套课件-《数字电子技术》

1、数字电子技术绪 论0.1 数字信号与模拟信号0.2 数字电路的特点与分类返回主目录0.3 数字集成电路的发展趋势退出模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。0.1 数字信号与模拟信号 0.2 数字电路的特点与分类1. 数字电路的特点（1）电路结构简单，稳定可靠。数字电路只要能区分高电平和低电平即可，对元件的精度要求不高，因此有利于实现数字电路集成化。（2）数字信号在传递时采用高、低电平两个值，因此数字电路抗干扰能力强，

2、不易受外界干扰。（3）数字电路不仅能完成数值运算，还可以进行逻辑运算和判断，因此数字电路又称为数字逻辑电路或数字电路与逻辑设计。（4）数字电路中元件处于开关状态，功耗较小。 由于数字电路具有上述特点，故发展十分迅速，在计算机、数字通信、自动控制、数字仪器及家用电器等技术领域中得到广泛的应用。（2）按电路所用器件分为双极型（如TTL、ECL、I2L、HTL）和单极型（如NMOS、PMOS、CMOS）电路。 （3）按电路逻辑功能分为组合逻辑电路和时序逻辑电路。 （1）按电路组成结构分为分立元件和集成电路两大类。其中集成电路按集成度（在一块硅片上包含的逻辑门电路或元件的数量）可分为小规模（SSI）、

3、中规模（MSI）、大规模（LSI）和超大规模（VLSI）集成电路。 2. 数字电路的分类0.3 数字集成电路的发展趋势 1大规模 。2低功耗 。 3高速度 。 4可编程 。5可测试 。6多值化 。第1章 数字电路基础学习要点：数字电路基本逻辑、复合逻辑 逻辑函数基本定律、常用公式逻辑函数代数化简法逻辑函数卡诺图化简法第1章 数字电路基础 1.1 数制与代码 1.2 逻辑函数 退出返回主目录1.3 逻辑代数的基本定律和运算规则 1.4 逻辑函数的代数化简法 1.5 逻辑函数的卡诺图化简 1.6 逻辑函数的常用表达形式 1 数制与代 码1.1.1 常用数制1.1.2 数制转换1.1.3 代码退出返

4、回上一级1.1.1 常用数制1、十进制数码为：09；基数（数码个数）是10。运算规律：逢十进一，借一当十 。用下标“10”或“D”（Decimal的缩写）表示 。 各个数码处于十进制数的不同数位时，所代表的数值是不同的。（位权）十进制数的权展开式：十进制数的任意一个数码 整数部分数位 小数部分数位 2、二进制数码为：0、1；基数是2。运算规律：逢二进一，借一当二 。下标通常用2或B（Binary的缩写）表示。 二进制数的权展开式：二进制数只有0和1两个数码，可以用电路的高低电平来实现。(1101.01)2 =123 + 122 +021 +120 + 02-1 + 12-2 数码为：07；基数

5、是8。运算规律：逢八进一，借一当八 。下标可用8或O（Octadic的缩写）表示 。八进制数的权展开式：3、八进制4、十六进制数码为：09、AF；基数是16。运算规律：逢十六进一，借一当十六 。小标可用16或H（Hex的缩写）表示 十六进制数的权展开式：例如，(BD2.3C)16 =11162 + 13161 +2160 +316-1 + 1216-2 例如，(107.4)8 =182 + 081 +780 +48-1 八进制和十六进制主要用于书写程序、指令 。十六进制数还经常用来表示内存的地址 。1.1.2 数制转换1、非十进制数转换为十进制数 R进制数转换为十进制数时只要写出R进制数的按位

6、权展开式，然后将各项数值按十进制计算规则相加，就可得到等值的十进制数。 【例1-1】（1）将二进制数(10101.11)2转换为十进制数。 （2）将八进制数(165.2)8转换为十进制数。 （3）将十六进制数(2A.8)16转换为十进制数。解：（1）(10101.11)2 = 124 + 023+122+021 + 120 + 12-1 + 12-2 = (21.75)10 （2）(165.2)8 = 182 + 681 + 580 + 28-1 = (117.25)10 （3）(2A.8)16 = 2161 + 10160 + 816-1 = (42.5)10 整数部分采用除基取余法，倒序。

7、小数部分采用乘基取整法，正序。所以：(43.6875)10 = 01011.1011)22十进制数转换为其他进制数 3二进制数和八、十六进制数之间的转换 （1）二进制数转换为八进制数： 将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。 （3）二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。【例1-3】 【例1-3】 1.1.3 代码 人们在交换信息时，可以通过一定的信号或符号来进行。这些信号或符号的含义是人们事先约定而赋予的。同一信号

8、或符号，由于人们约定不同，可以在不同场合有不同的含义。在数字系统中，需要把十进制数的数值、不同的文字、符号等其他信息用二进制数码来表示才能处理。用来表示某一特定信息的二进制数码称为代码。 这里必须指出的是，二进制码不一定表示二进制数，它的含义是人们预先约定而赋予的。 建立这种代码与所表示信息一一对应的关系称为编码。若需要编码的信息有N项，则需要的二进制数码的位数n应满足 2nN1二十进制码（BCD码）用四位二进制数码表示一位十进制数码的编码方法称为二十进制码，简称BCD（Binary Coded Decimal）码。 常用的BCD码有8421码、2421码、5421码、余3码等。 8421码+

9、0011【例1-5】将(138)10转换为对应的8421BCD码。解： 1 3 8 0001 0011 1000即 (138)10 = (000100111000)8421BCD【例1-6】将(100100000011.10000101) 8421BCD码转换为对应的十进制数。解： 1001 0000 0011 . 1000 0101 9 0 3 . 8 5即 (100100000011.10000101) 8421BCD = (903.85)102可靠性代码 （1）格雷码。 特点是两个相邻代码之间仅有一位数码不同。 （2）奇偶校验码。 奇偶校验码可以检测一位错误的代码，它由信息位和校验位两部

10、分组成。信息位可以是任何一种二进制代码，代表着要传输的信息。校验位仅有一位，它可以放在信息位的前面，也可以放在信息位的后面。 1）使每一个码组中信息位和校验位的“1”的总个数为奇数，称为奇校验。2）使每一个码组中信息位和校验位的“1”的总个数为偶数，称为偶校验。 接收方对接收到的奇偶校验码进行检测，确定每个码组中的“1”的个数是否与约定的相符；若不相符，则为错码。 奇偶校验码方法只能检测一位错码。 第1.2 逻辑函数 1.2.2 三种基本逻辑关系与基本逻辑门 1.2.3 常用复合逻辑 1.2.4 逻辑函数及其表示方法 退出1.2.1 基本概念 返回上一级二进制数中的“1”和“0”不仅能够表示二

11、进制数，还可以表示许多对立的逻辑状态。在分析和设计数字电路时，所用的数学工具是逻辑代数，又称布尔代数。 1逻辑变量 逻辑代数和普通代数一样，用字母A、B、C、X、Y、Z等代表变量，称为逻辑变量。但这两种代数中变量的含义有本质的区别，逻辑代数中的变量只有两种取值0或1。0和1并不表示数量的大小，而只是表示两种对立的逻辑状态，即“是”与“非”、“开”与“关”、“真”与“假”、“高”与“低”等。 2逻辑关系 通常，把反映“条件”和“结果”之间的关系称为逻辑关系。如果以电路的输入信号反映“条件”，以输出信号反映“结果”，此时各输入、输出之间也存在确定的逻辑关系。1.2. 1 基本概念 3正逻辑和负逻辑

12、 根据1和0代表逻辑状态的含义不同，有正、负逻辑之分。例如，认定“1”表示事件发生，“0”表示事件不发生，则形成正逻辑系统；反之则形成负逻辑系统。 1.2.2 三种基本逻辑关系与基本逻辑门1与逻辑和与门 只有当决定某一事件的所有条件全部具备时，这一事件才会发生，这种逻辑关系称为与逻辑。 表达式为：Y = AB = AB AB读作A与B 例如，开关A，B串联控制灯泡Y如果用0和1来表示逻辑状态，设开关断开用0表示，闭合用1表示，灯灭用0表示，灯亮用1表示，则可得表1-4。根据真值表可得出与逻辑运算的运算规则为00 = 0 01 = 0 10 = 0 11 = 1 这种用逻辑变量的取值反映逻辑关系

13、得表格称为逻辑真值表。 “全1出1、有0出0” 实现与逻辑的电路称为与门。与门的逻辑符号：2或逻辑和或门 当决定某一事件的所有条件中，只要有一个或一个以上条件具备时，这一事件就发生，这种逻辑关系称为或逻辑。 表达式为： Y = A + B A+B读作A或B 例如，开关A，B并联控制灯泡Y如果用0和1来表示逻辑状态，开关断开用0表示，闭合用1表示，灯灭用0表示，灯亮用1表示，可得或逻辑真值表1-5。 根据真值表可得出与逻辑运算的运算规则为0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1 “全0出0、有1出1” 实现或逻辑的电路称为或门。或门的逻辑符号：3非逻辑和非门

14、 当决定某一事件的惟一条件具备时，该事件不发生；而条件不具备时，该事件发生，这种逻辑关系称为“非”逻辑。表达式为：读作A非 Y = 例如，单开关控制电路可实现非逻辑关系。 “全0出0、有1出1” 当开关A闭合时，灯Y不亮；而当开关A断开时，灯Y亮。可得或逻辑真值表1-6。 实现非逻辑的电路称为非门。非门的逻辑符号：根据真值表可得出与逻辑运算的运算规则为 1.2.3 常用复合逻辑 1与非逻辑 逻辑表达式为：真值表为：电路符号为：“全1出0、有0出1” 逻辑表达式为：真值表为：电路符号为：“全0出1、有1出0” 2或非逻辑 逻辑表达式为：真值表为：电路符号为：3与或非逻辑 逻辑表达式为：真值表为：

15、电路符号为：“相同为0、相异为1” 4异或逻辑 逻辑表达式为：真值表为：电路符号为：“相同为1、相异为0”5同或逻辑 在数字系统中，无论逻辑电路是简单还是复杂，逻辑变量是少还是多，输入变量与输出变量之间的因果关系都可以用一个逻辑函数来描述，或用三种基本逻辑运算组合而成。 逻辑函数的表示方法有逻辑真值表（简称真值表）、逻辑函数表达式（也称表达式）、逻辑图、工作波形图及卡诺图五种形式。 逻辑真值表是将输入变量（设有n个）的各种可能取值组合（2n）和相应的函数值排列在一起组成的表格。一个确定的逻辑函数只有一个逻辑真值表，即真值表具有惟一性。 真值表能够直观、明了地反映输入变量取值和函数值的对应关系，

16、即逻辑功能。1.2.4 逻辑函数及其表示方法 1真值表 逻辑函数表达式是一种用与、或、非等逻辑运算组合起来的表达式。用它表示逻辑函数，形式简洁，书写方便，便于推演、变换。同一逻辑函数可以有多种形式的逻辑函数表达式。 2逻辑函数表达式 通过真值表可以直接写出逻辑函数表达式。方法是将真值表中Y为 1 的输入变量相与，取值为 1 用原变量表示，0 用反变量表示， 将这些与项相加，就得到逻辑表达式。这样得到的逻辑函数表达式是标准与或逻辑式。逻辑图就是以逻辑符号及连线表示逻辑关系而构成的图形。逻辑函数中的每一个表达式所代表的逻辑功能都可以用相应的逻辑图来实现。 根据逻辑图，很容易确认可以选用的门电路。3

17、逻辑图 由于各种表示方法都是描述同一逻辑函数，它们之间是可以相互转换的。 4各种表示方法间的相互转换【例1-7】表1-11是某逻辑函数的真值表，试将它转换成逻辑表达式，并画出逻辑图。解：由真值表写出逻辑表达式，可采用“与或标准型”表达式写出。 由逻辑表达式画出逻辑图的方法是：把函数表达式中的非号、逻辑乘号和逻辑加号等分别用相应的门电路逻辑符号表示，可画出如图1-10所示的逻辑图。 图1-10 例1-7的逻辑图【例1-9】已知函数Y的逻辑图如图1-12所示，写出函数Y的逻辑表达式，并列出其真值表。 解：由逻辑图逐级写出输出端表达式：Y1 = AB Y2 =Y = Y1 + Y2 = AB +把A

18、、B的所有取值组合逐一代入表达式中进行计算，可得出它的真值表如表1-13所示。从真值表可知该电路为同或逻辑电路。 图1-12 例1-9的逻辑图 1.3 逻辑代数的基本定律和运算规则 1.3.2 常用公式 1.3.3 基本规则 退出1.3.1 基本定律 返回上一级1.3.1 基本定律分别令A=0及A=1代入这些公式，即可证明它们的正确性。如证明反演律：1.3.2 常用公式 （4）公式 AB + + BCD = AB + 证明：AB + + BCD = AB + + BC + BCD = AB + + BC(1 + D) = AB + + BC = AB + = AB(1 + C) + (1 +

19、B) = AB +（1）公式 AB + = A 证明：AB + = A (B + ) = A1 = A（2）公式 A + = A + B 证明：A + = (A + )(A + B) = A + B（3）公式 AB + + BC = AB + 证明：AB + + BC = AB + + (A + )BC = AB + + ABC + BC例如，已知等式 ，用函数Y=BC代替等式中的B，根据代入规则，等式仍然成立，即有：（1）代入规则：在逻辑等式中，若将等式两边所出现的同一变量以一个逻辑函数代换后，该逻辑等式仍然成立。 （2）反演规则：对于任意一个逻辑函数Y，若将表达式中所有的“”换成“+”，“

20、+”换成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的新的逻辑函数表达式就是原函数Y的反函数Y。例如：1.3.2 基本规则 注意：a、保持原来的运算优先级。b、不是单个逻辑变量上的“非”号，均应保持不变。 （3）对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y，Y称为函Y的对偶函数。例如：对偶规则的意义：如果两个函数相等，则它们的对偶函数也相等。利用对偶规则,可以使要证明及要记忆的公式数目减少一半。例如：1.4.1 化简的一般概念 1

21、.4.2 代数化简法 1.4 逻辑函数的代数化简法 退出返回上一级一、逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。1.4.1 化简的一般概念 二、逻辑函数式的几种常见形式和变换。一个逻辑函数的表达式可以有以下5种表示形式。（1）乘积项个数最少； （2）每个乘积项中的变量个数也最少。三、逻辑函数的最简与或式1.4.2 代数化简法 逻辑函数的代式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。1、并项法利用公式1，将两项合并为一项，并消去一个变量。2、吸收法（）利用公式，吸收掉AB这一项 。例如：（）利用公式，消去多余的因子。3、消去法4、配项法 利用

22、重叠律A+A =A来配项，以获得更加简单的化简结果，例如： 【例1-16】化简函数Y= 1.5.1 逻辑函数的最小项 1.5.2 卡诺图化简逻辑函数 1.5 逻辑函数的卡诺图化简退出返回上一级1.5.3 具有约束项的逻辑函数的化简 1.5.1 逻辑函数的最小项 1最小项的定义 在n变量的逻辑函数中，如果一个乘积项含有n个变量，而且每个变量以原变量或以反变量的形式在该乘积项中仅出现一次，则该乘积项称为n变量的最小项。 3个变量A、B、C可组成8个最小项：对于n个变量来说，共有2n个最小项。 注意：提到最小项时，一定要说明变量的数目，否则最小项将失去意义。例如，ABC对三变量的逻辑函数来说是最小项

23、，而对于四变量的逻辑函数则不是最小项。 为便于叙述和书写，通常都要对最小项进行编号。编号的方法是，把使最小项为1的那一组变量取值组合视为二进制数，与其对应的十进制数，就是该最小项的编号。3个变量A、B、C的8个最小项可以分别表示为：2最小项的编号 3逻辑函数的最小项表达式 任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式。逻辑函数最小项表达式可由真值表直接写出，并且和真值表一样，也具有惟一性，即一个逻辑函数只有一个最小项表达式。 如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。ABCABCABC对于不是最小项表达式的与

24、或表达式，可利用公式AA1 和A(B+C)ABBC来配项展开成最小项表达式。1.5.2 卡诺图化简逻辑函数 1卡诺图的画法 在有n个变量的逻辑函数中，如果两个最小项中只有一个变量不相同（互为反变量），而其余变量都相同，则称这两个最小项为逻辑相邻项。 几何位置相邻是指：上、下、左、右紧挨着的小方格；或每一行、每一列的首尾两个小方格。 卡诺图是一种能够直观地表示出n变量全部最小项的逻辑相邻关系的方格图。卡诺图利用小方格代表最小项，并按照任何两个逻辑相邻的最小项所处的小方格的几何位置相邻的原则画出。 图1-14 二变量卡诺图(a)基本形式；(b)简化形式 图1-15 三、四变量卡诺图(a)三变量卡诺

25、图；(b)四变量卡诺图2逻辑函数卡诺图表示法 卡诺图中的每一个小方格都对应一个最小项，而任何一个逻辑函数均可用最小项表达式表示，那么只要把函数中包含的最小项在卡诺图中填1，没有的项填0（或不填），就可得到用卡诺图表示的逻辑函数。例如，函数Y(A,B,C)=(2,3,6)的卡诺图如图所示。 逻辑函数以一般的逻辑表达式给出：先将函数变换为与或表达式（不必变换为最小项之和的形式），然后在卡诺图上与每一个乘积项所包含的那些最小项（该乘积项就是这些最小项的公因子）相对应的方格内填入1。例如：B 公共因子B 公共因子A 公共因子3化简方法 在卡诺图中，凡是几何相邻的最小项均可合并，合并时可以消去取值不同的

26、变量，留下取值相同的变量。两个最小项合并成一项时可以消去一个变量，四个最小项合并成一项时可以消去两个变量，八个最小项合并成一项时可以消去三个变量。2n个最小项合并成一项时可以消去n个变量。消去互为反变量的因子，保留公因子。【例1-21】化简Y=(0,2,3,7,8,10,11,13,15)。解：在四变量卡诺图中将Y=(0,2,3,7,8,10,11,13,15)的各最小项在相应位置填1，如图所示。Y=CD+ +ABD 由例1-21可得如下结论：（1）圈应该画得尽可能大，每个圈内包含的方格数应为2n个，即2、4、8、16。（2）应注意四个角相邻，同一行（列）的首尾也是相邻的。（3）在画圈时，每个

27、方格可被重复使用，但每个圈中至少要包含一个新的方格。4化简的一般步骤 （1）将逻辑函数用最小项形式表示，然后画出该函数的卡诺图。若方格对应的最小项存在，则在方格内填1，不存在不填。 （2）在卡诺图上将相邻最小项合并。合并时应注意以下几点： 1）画圈的方格数必须是2n个（n=0，1，2，3，）。 2）所画圈的数目应最少，每个圈内的方格数应尽可能多。 3）一个方格可被多个圈公用，但每个圈内必须包含有新的方格。 4）同一行（列）的首尾以及四个角为相邻。 （3）消去每个圈内取值不同的变量，据此把各个圈得到的与项相加（或）起来，便得到化简后的最简与或表达式。1.5.3 具有无关项的逻辑函数的化简 函数可

28、以任意取值（可以为0，也可以为1）或不会出现的变量取值所对应的最小项称为约束项，也叫做无关项或任意项。例如：用8421BCD码表示一位十进制数09作为输入时，输入端有A、B、C、D四位代码，它共有 24=16种组合，实际只需要其中10个组合00001001，而1010、1011、1100、1101、1110、1111这6种组合是多余项，正常情况下，输入端是不会出现这6种取值情况的。这些不会出现的变量取值组合所对应的最小项就是约束项。1约束项和约束条件2约束条件的表示方法 （1）在真值表中，用叉号（）表示，即在对应于约束项变量取值组合的函数值处，记上“”，以区别于其他取值组合。（2）在逻辑表达式

29、中，用等于0的条件等式表示，例如，8421BCD码表示十进制数的约束条件是 （3）在卡诺图中，用叉号“”表示，即在各约束项对应的方格内填入“”，以区别于其他最小项。 或 d(10,11,12,13,14,15)=03有约束条件的逻辑函数的化简 利用卡诺图化简逻辑函数合并最小项时，可根据化简的需要，包含或去掉约束项。即在画图时，既可把“”视作1，也可视作0，这完全取决于对化简是否有利。这是因为各约束条件的取值恒为0，显然函数不会受影响。在函数化简中，合理利用约束项，可使逻辑函数化简结果更为简单。 【例1-22】设计一个1位8421BCD码的偶数指示器，即当输入组合为0000（0）、0010（2）

30、、0100（4）、0110（6）、1000(8)时，函数Y取值为1；当输入组合为0001（1）、0011（3）、0101（5）、0111（7）、1001（9）时，函数Y取值为0，其余输入组合均为约束项。解：根据题意，可得函数Y的真值表，如表1-18所示。 由真值表，可写出函数的最小项表达式为： Y = (0,2,4,6,8)d (10,11,12,13,14,15) 画出四变量卡诺图，对约束项打上“”，如图1-20所示。也可由真值表直接转换为卡诺图。 另外对约束条件画圈，可画2个包含4个方格的圈，可得约束条件的最简式为：AB+AC = 0故本题函数Y的最简表达式为： 将8个方格画圈（其中包含3

31、个约束项），可得化简结果为： 1.6 逻辑函数的常用表达形式在卡诺图上，五种常用表达式的获得方法可用如下关系表示： 本章小结二进制是数字系统中最常用的记数体制，其基数为2，0和1可用来表示电平的高与低、开关的闭合与断开、事件的是与非等。为便于读写，计算机中还经常采用八进制和十六进制，。十进制是日常生活中使用最多的记数体制，十进制数不能被数字设备直接接受和处理，一般采用二进制编码来表示，。 逻辑代数是分析和设计数字电路的数学工具，它反映了逻辑变量的运算规律。逻辑代数中的变量只有两种取值0或1。0和1并不表示数量的大小，而只是表示两种对立的逻辑状态。逻辑代数有三种基本运算：与、或、非。将这三种基本

32、运算简单组合可构成复合逻辑。数字电路中输入变量与输出变量之间的关系称为逻辑函数。 逻辑函数的化简法有代数法和卡诺图法两种。代数法化简逻辑函数，需要牢记一些公式和运算规则；卡诺图法化简逻辑函数比较直观、简便，也容易掌握。第2章 集成逻辑门学习要点：典型TTL逻辑门的内部组成及工作原理 常用CMOS门的组成常用集成逻辑门系列及使用注意事项第2章 集成逻辑门退出2.1 TTL与非门2.2 OC门和三态门2.3 CMOS集成逻辑门 2.4 集成逻辑门的使用2.1 TTL与非门2.1.1 TTL与非门的工作原理2.1.2 TTL与非门的电压传输特性及主要参数 集成电路是把若干个有源器件和无源器件及其导线

33、，按照一定的功能要求制作在同一块半导体芯片上的产品目前，最常用的集成逻辑门电路是TTL门和CMOS门，但是不管用哪种技术实现，逻辑门电路的逻辑功能都是相同的。2.1 TTL与非门TTL门电路 是目前双极型数字集成电路中使用最多的一种，由于这种数字集成电路的输入端和输出端的结构形成都采用了半导体三极管，所以一般称为晶体管晶体管逻辑门电路，简称TTL门电路。 2.1.1 TTL与非门的工作原理1电路组成下图所示是TTL与非门的基本电路，它由三部分组成。 输入级中间级输出级2工作原理（1）输入端A、B、C中至少有一个为低电平的情况。当输入端至少有一个为低电平时，VT1的发射结正向导通，其基极电位UB

34、=1V。要使VT1集电结以及VT2和VT5发射结导通，必须使3个PN结正偏，即VT1的基极电位UB2.1V， 现在UB仅为1V，故VT2、VT5截止，它的集电极电位约等于电源电压5V，因此VT3、VT4构成的复合三极管必然导通，VT4的输出端Y的电位UOH=5-0.7-0.7=3.6V，即输出高电平（3.6V）。（2）输入端A、B、C全为高电平（3.6V）的情况。当输入端全部接高电平（3.6V）时，VT1的基极电位UB最高也不超过2.1V，因为此时VT1集电结以及VT2、VT5发射结把VT1基极电位限制在2.1V，故VT1发射结反偏截止。而VT2、VT5基极有电流就饱和，所以VT5的输出端Y的

35、电位UOL=0.3V，即输出低电平。下表列出了在输入不同的情况下TTL与非门各管的状态。输入VT1VT2VT3VT4VT5输出至少一个低电平深度饱和截止微饱和导通截止高电平全为高电平倒置运用饱和微导通截止饱和低电平注意：倒置运用时晶体管发射结反偏，集电结正偏，电流放大倍数只有0.05左右。数字电路中规定电压值大于2.7V为高电平，即通常所认为的“1”；电压值小于0.5V为低电平，即通常所认为的“0”。据此可将上表中输入输出情况列出真值表如下所示。与非门的逻辑真值表ABCY00010011010101111001101111011110根据真值表可以得到与非门电路的逻辑表达式为（3）输入端悬空时

36、的情况。输入端全部悬空或某一输入端悬空的效果同输入端接入逻辑高电平1相同，即悬空相当于1。 实际电路中，虽然输入端悬空相当于逻辑1，但易引入干扰，较好的办法是将悬空端直接接电源VCC或把多余端与其他端并联使用。2.1.2 TTL与非门的电压传输特性及主要参数1电压传输特性电压传输特性是指输入从零逐渐增加到高电平时输出电压随输入电压变化的特性，通常用电压传输特性曲线来表示。TTL与非门的电压传输特性测试电路及测试曲线如下图。曲线分为四段:：（1）AB段（截止段）。当输入电平时，VT5截止，VT4饱和，电路输出高电平。（2）BC段（线性区）。当时，VT4和VT5有一管处于放大状态，输出电压随输入电

37、压的增大而线性下降。（3）CD段（转折区）。线性区结束后，继续上升，输出电压突然下降到0.3V，实现高低电平转换。（4）DE段（饱和区）。这时输出电平不再变化，但是电路内部的变化仍在继续进行。在逻辑电路中，TTL与非门通常工作于AB段（截止区）和DE段（饱和区）。 2主要参数（1）输入高电平VON。（2）输出低电平VOL。（3）阀值电压VTH。（4）开门电平VON和关门电平VOFF。（5）噪声容限VN。（6）扇入系数NI。（7）扇出系数NO。（8）平均传输延迟时间tpd。 门电路的传输延迟时间波形图： 2.2 OC门和三态门 在TTL逻辑门电路的系列产品中，除了与非门外，还有非门、或非门、与或

38、非门、异或非门等，此外还有两种特殊的门电路：OC门和三态门。 2.2.1 OC门1OC门电路将TTL与非门中的三极管VT3和VT4去掉，以一个外接电阻RL和电源取代，来实现与非门逻辑功能，此电路称为集电板开路与非门（简称OC门）。OC门的主要用途（1）线与。从下图可以看出，当所有OC门的输出都是高电平时，电路的总输出Z才为高电平，而当任一个OC门输出为低电平时，总输出就是低电平。逻辑表达式为从表达式中可知，此电路通过输出线的连接，相当于在输出端加了一个与门，最终实现了与逻辑功能，称为“线与”。（2）电平转移。在需要更高电平输出的情况下，可按右图连接，当电路输入低电平时输出管截止，输出高电平10

39、V，实现了电平的转移。（3）用作驱动电路。利用OC门在电路中的灵活性，可直接用它驱动指示灯、继电器、脉冲变压器等，其连接如下图所示。 驱动指示灯带动继电器 带动脉冲变压器 2.2.2 三态门（简称TSL门）三态门是在与非门的基础上加控制电路构成的。在控制电路的作用下，它的输出端有三种状态：门导通，输出低电平；门截止，输出高电平；高阻态，或称禁止态，此时输出端相当于悬空。 1工作原理A、B为数据输入端，F为输出端，EN为控制输入端（使能端）。 （a）图是控制端EN高电平有效的三态门。（b）图是控制端低电平有效的三态门。2.三态门的用途 三态门在计算机数据总线结构中有着广泛的应用。 如下图三态门的

40、总线连接，可以分时传送各路信号。另一个用途是双向传输，如下图。 2.3 CMOS集成逻辑门在三极管中参与导电的载流子是自由电子和空穴两种，而金属氧化物半导体场效应管（MOS）中只有一种载流子参与导电，所以MOS管又叫单极型三极管。 2.3.1 MOS管的开关特性CMOS集成电路主要使用的是增强型MOS管 (a)N沟道 (b)P沟道N沟道增强型MOS管，当栅源电压uGSUT时，漏极和源极之间开始导通，此时相当于开关的闭合。当uGSUT时，开关闭合；当uGS16，故需要两片74LS161芯片。采用反馈归零法实现的二十四进制计数器如下图所示，将24/16=1余8，把商“1”作为高位输出，余数“8”作

41、为低位输出，对应产生的清零信号同时送到两个芯片的Cr端，从而实现二十四进制计数。 812、集成同步计数器74LS19274LS192是同步十进制可预置数计数器其逻辑符号如下所示：Cr：异步清零控制端，高电平有效。 LD：异步置数控制端，低电平有效。 OC：进位输出端QD、QC、QB、QA ：计数输出端OB：借位输出端A、B、C、D：预置数端LSB：最低位 MSB：最高位 CP- ：减法计数脉冲输入端 CP+ ：加法计数脉冲输入端 74LS192功能表1 1 0 1 0CP+ CP- LD CrQD QC QB QA 10 0 0 0 0 0D C B A加法计数 减法计数1 1 1 0保持1主

42、要特点1、当Cr = 1时，不管其他输入端电平如何，都立即使QDQCQBQA = 0000，即不需要CP 就完成了清零功能，因而称为异步清零。可见，同74LS161一样，在使用74LS192反馈清零法构成计数器时，也存在过渡状态。 2、在不清零的前提下，即Cr = 0时，若LD端为低电平0，将立即把预置数DCBA送给QDQCQBQA，使QDQCQBQA = DCBA，此时也不需要时钟CP，故称为异步置数。尤其需要注意的是，由74LS192采用预置数法构成的计数器与采用反馈清零法构成的计数器一样存在过渡状态。 3、当计数脉冲CP由CP+ 端送入时，74LS192将实现由00001001（09）的

43、递增计数，且当QDQCQBQA=1001（即加法计数到最大值9）时，进位输出端OC将送出一个进位负脉冲。4、当计数脉冲CP由CP-端送入时，74LS192将实现由10010000的递减计数，且当QDQCQBQA = 0000（即减法计数到最小值0）时，借位输出端OB将送出一个借位负脉冲。5、当无有效CP时，计数器处于保持状态，即输出QDQCQBQA端的状态保持不变。 例7-4 试用74LS192芯片，采用反馈归零法和预置数法分别实现六进制加法计数器（假设最小计数值为0）。 反馈归零法由功能表分析知道，74LS192具有高电平有效的异步清零功能，故采用与门实现反馈清零，且由于存在过渡状态，所以有

44、： 反馈数= 进位模数N = 6 = (0110)2其电路如下图所示。 预置数法由功能表知道，74LS192具有低电平有效的异步置数功能，故采用与非门实现反馈清零，并且也存在过渡状态，所以有 反馈数预置数 = 进位模数N = 6 = (0110)2因为最小计数值为0，所以预置数等于0。其电路如下图所示。 7.1.3 集成异步计数器的功能分析及应用常用集成异步计数器芯片型 号功 能74LS290二五十进制异步计数器74LS2934位二进制异步计数器74LS390双二五十进制异步计数器74LS393双4位二进制异步计数器74LS290为二五十进制异步计数器,其逻辑符号及功能表如下所示。 0 QAS

45、91 S92 R01 R02CP1 CP2QD QC QB QA 1 1 1 0 0 10 1 1 0 1 1 0 0 0 00 0 0 0S91 S92 = 0R01 R02 = 0 CP 0 CP CP QD CP二进制计数五进制计数8421码十进制计数5421码十进制计数主要特点1、异步置9功能。S91、S92为置9控制端，高电平有效。当S91 S92 =1（即S91、S92全为高电平）时，不论其他输入状态如何，计数器输出端QD QC QB QA =1001，由于与CP脉冲无关，故称为异步置9。 2、异步清零功能。R01、R02为清零控制端，高电平有效。当R01 R02 = 1（即R01

46、、R02全为高电平），且S91 S92 =0（即S91、S92中至少有一个低电平）时，不论其他输入状态如何，计数器输出端QD QC QB QA = 0000，且也与CP脉冲无关，故称为异步清零。 3、计数功能。当S91 S92 =0且R01 R02 = 0（即R01、R02及S91、S92不全为1）时，输入计数脉冲CP（有效）时开始计数。 构成二进制计数器：计数脉冲CP由CP1端输入，QA端为计数输出端，实现由00000001的二进制计数。 构成五进制计数器：计数脉冲CP由CP2端输入，QDQCQB端为计数输出端，QD为高位，QB为低位，此时实现五进制计数，五个计数状态分别为000、001、0

47、10、011、100。 构成8421码十进制计数器：将QA和CP2相连，计数脉冲CP由CP1端输入，QDQCQBQA端为计数输出端，QD为高位，QA为低位，此时实现8421码十进制计数，十个计数状态分别为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001。 构成5421码十进制计数器：将QD和CP1相连，计数脉冲CP由CP2端输入，QAQDQCQB端为计数输出端，请注意QA为最高位，QB为最低位，此时实现5421码十进制计数，十个计数状态分别为0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。 若

48、要用74LS290构成十进制以内的其他进制计数器，可以采用反馈归零法，如8421码六进制计数器如图所示，图中的与门也可以省略，直接将QB、QC分别与R01、R02相连即可。由于74LS290具有异步清零功能，所以采用反馈归零法构成其他计数器时存在过渡状态，故有反馈数=计数模N=6=(0110)2 。 若要用74LS290构成多位任意进制计数器，就得根据需要选取多个芯片。例如，用74LS290构成二十四进制计数器，就需要两片74LS290。先将两个芯片均连接成8421码十进制计数器，再决定哪块是高位芯片（十位，应计2），哪块是低位芯片（个位，应计4），将低位芯片的QD与高位芯片的CP1相连，然后

49、采用反馈归零法就可以实现二十四进制计数。 247.2 寄存器7.2.1 数据寄存器 7.2.2 移位寄存器 7.2.3 集成寄存器的功能分析及应用 7.2.1 数据寄存器 数据寄存器又称为数据缓冲存储器或数据锁存器，大多由D触发器和控制门组成。图为一个四位数据寄存器原理图，图中四个D触发器可以寄存四位二进制数D1、D2、D3、D4，由D触发器的特征方程Q n+1=D可以看出：只要CP脉冲的上升沿到来，加在数据输入端的四个数据D1D4就立即被送入寄存器中。此后，只要不出现CP上升沿，寄存器的内容将始终保持不变，从而达到了锁存数据的目的。 7.2.2 移位寄存器 单向移位寄存器 图为三位右移寄存器

50、，由三个D触发器串联构成。当第一个CP上升沿到来时，由D触发器特征方程Q n+1 =D可得Q1n+1 =SR，Q2n+1=Q1n，Q3n+1 = Q2n；当第二个CP上升沿到来时，将使各数据继续右移一位。例如，假设初态Q1 Q2 Q3 =000，由SR送入的数据为011，当第一个CP上升沿到来时，Q1n+1 =SR =1、Q2n+1=Q1n =0、Q3n+1 = Q2n =0，即 Q1 Q2 Q3 =100；当第二个CP上升沿到来时，Q1n+1=SR =1、Q2n+1= Q1n =1、Q3n+1= Q2n=0，即Q1 Q2 Q3 =110；当第三个CP上升沿到来时，Q1n+1=SR =0、Q2

51、n+1=Q1n =1、Q3n+1=Q2n=1，Q1 Q2 Q3 =011，至此已经将SR送入的数据011串行送入了三个触发器中，此后三个数据可由Q1、Q2、Q3并行输出，也可再来三个CP使这三个数据依次从Q3串行输出 。注意 无论左移、右移，串行输入数据必须先送离输入端最远的触发器要存放的数据，否则会出现数据存放错误。 双向移位寄存器 图为四位双向移位寄存器。X是工作方式控制端。当X = 0时，实现数据右移寄存功能；当X=1时，实现数据左移寄存功能；DSL是左移串行输入端，DSR是右移串行输入端。 7.2.3 集成寄存器的功能分析及应用 集成四位数据寄存器74LS175 1 0Cr CP DQ

52、功 能0 0清 零1 1 10存 数1 0 Q保 持1、异步清零功能。Cr为清零端，低电平有效。当Cr = 0时，不管有无输入数据，也不管有无时钟脉冲CP，74LS175内部各触发器都将立即置0，故称其为异步清零。 2、并行输入、并行输出数据功能。当Cr = 1、CP为上升沿时，数据D0D3可并行输入寄存器中，使Q3Q2Q1Q0= D3D2D1D0，故该寄存器又可以称为并行输入、并行输出寄存器。 3、保持功能。当Cr = 1、CP为0时，各触发器保持原状态不变（即Q3Q2Q1Q0状态不变），寄存器处于保存数据状态。 集成四位双向移位寄存器74LS194 74LS194由四个D触发器组成，Cr为

53、清零端，SL、SR分别是左、右移串行数据输入端，S1、S0是功能控制端，D0D3是并行数据输入端，Q0 Q3是数据输出端。 74LS194功能表 输 入输 出功 能Cr S1 S0 CP SL SR D0 D1 D2 D3Q0 Q1 Q2 Q3 0 0 0 0 0清 零 1 0 Q0n Q1n Q2n Q3n保 持 1 1 1 D0 D1 D2 D3D0 D1 D2 D3送 数 1 0 1 1 1 0 1 0 1 Q0n Q1n Q2n 0 Q0n Q1n Q2n右 移 1 1 0 1 1 1 0 0 Q1n Q2n Q3n 1 Q1n Q2n Q3n 0左 移 1 0 0 Q0n Q1n Q

54、2n Q3n保 持74LS194具体功能 1、异步清零功能。当Cr = 0时，不管其他输入的情况，也不管有无时钟脉冲CP，74LS194内部各触发器立即清零。 2、并行置数功能。当Cr =1、S1S0 =11时，在CP上升沿的作用下，74LS194可实现并行置数功能，即使得Q0Q1Q2Q3 = D0D1D2D3。 3、右移功能。当Cr =1、S1S0 =01时，74LS194实现右移功能。在CP上升沿的作用下，右移串行数据输入端SR送入的数据依次右移，即SR Q0 Q1 Q2 Q3。 4、左移功能。当Cr =1、S1S0 =10时，74LS194实现左移功能。在CP上升沿的作用下，左移串行数据

55、输入端SL送入的数据依次向左移，即Q0 Q1 Q2 Q3 SL。5、保持功能。在Cr = 1、S1S0 = 00或者Cr = 1、CP为0时，寄存器处于保持状态，即Q0 Q3状态不变。 74LS194的应用 构成环形计数器：把移位寄存器的一个输出端和它自己的串行输入端相连，就构成了环形移位寄存器（也称作环形计数器）。 74LS194构成的四位环形计数器及其状态转换图如图所示： 初态 工作过程 按下开关S，使S1S0 = 11，当CP1到来时，74LS194实现并行置数功能，使得Q0Q1Q2Q3 =D0D1D2D3 =0001；松开开关S后，S1S0 = 01，74LS194实现右移功能，每来一

56、个CP自动右移一位。 由状态图可以看出，每来4个CP完成一次循环，即得到了模为4的计数器。如果从Q2端连到SR，并将预置数D0D1D2改为001，就可以构成三进制环形计数器。 规律 环形计数器的计数模M与构成闭环的触发器的个数n的关系为：M = n。 构成扭环形计数器：把移位寄存器的一个输出反相后和它自己的串行输入端相连，就构成了扭环形移位寄存器。这种器件常被用作计数器，因此也称作扭环形计数器。 74LS194构成的八位扭环形计数器及其状态转换图如图所示： 工作过程 预置数D0D1D2D3 = 0000，按下开关S，使得S1S0 = 11，74LS194并行送数使Q0Q1Q2Q3 =0000；

57、然后松开开关S，有S1S0 =01，为右移功能，此时由于SR = Q3 ，故有图示的状态转换图，可见计数模为M = 8。 若要实现计数模M = 6，只要将Q2经过非门与SR相连，并将预置数D0D1D2改为000即可。 规律 扭环形计数器的计数模M与构成闭环的触发器个数n的关系为 M = 2n 构成序列信号发生器 例7-7 图示为一个序列信号发生器电路，要求列出状态迁移表并写出输出Z的序列。 由图可分析如下： 由于S1S0 = 10，故74LS194实现左移功能，送入的左移数据SL由74LS153四选一数据选择器的输出F提供。四选一的地址控制变量A1 A0由移位寄存器的输出Q2 Q3控制，即当A

58、1 A0 =Q2 Q3 =00时，SL =D0 = Q1 ；A1 A0 =Q2 Q3 =01时，SL =D1 = Q1 ；A1 A0 =Q2 Q3 =10时，SL =D2 =Q1；A1 A0 =Q2 Q3 =11时，SL =D3 = Q1 。输出序列是由Q1送出的，即Z =Q1。 根据以上分析，可列出状态迁移表。 A1 A0Q1 Q2 Q3SL0 0 01( )0 0 11( )0 1 11( )1 1 10( )1 1 01( Q1 )1 0 10( )0 1 00( Q1 )1 0 00( )从表中可看出输出序列Z = Q1 = 00011101，其长度为8，并且在CP的作用下，该序列是不

59、断循环的。 本章小结计数器和寄存器是最典型的时序逻辑部件。计数器是用来实现累计输入脉冲个数功能的时序电路，其种类繁多，有多种分类方法，如可分为同步计数器和异步计数器、二进制计数器和非二进制计数器等。寄存器是用以暂存二进制代码的电路，按功能可分为数据寄存器和移位寄存器。其中移位寄存器又可分为左移、右移和双向移位寄存器。 本章重点介绍了常用的集成计数器和集成寄存器芯片的逻辑功能及其应用。根据不同需要，可在已有集成计数器芯片的基础上，通过采用反馈归零法、预置数法、进位输出置最小数法、级联法等方法实现任意进制的计数器。移位寄存器在实际中应用非常广泛，可构成环形、扭环形计数器以及序列信号发生器，此外，还

60、能完成串/并以及并/串转换功能。 随着集成技术的不断发展，集成数字部件越来越丰富，如何了解集成器件的功能、正确使用集成数字部件是本章的一个重要内容。 第8章 脉冲的产生与变换 学习要点： 555定时器电路的组成及工作原理 施密特触发器的电路组成、工作原理及应用 单稳态触发器的电路组成、工作原理及应用 多谐振荡器的电路组成、工作原理及应用第8章 脉冲的产生与变换 8.1 555定时器电路8.3 单稳态触发器退 出8.2 施密特触发器 8.4 多谐振荡器 8.1 555定时器电路 8.1.1 555定时器电路的组成 8.1.2 555定时器的工作原理 8.1.1 555定时器电路的组成以下图(a)