电工电子技术高级3汇编

1、逻辑(lu j)函数的化简（1） 逻辑代数的公式、定律(dngl)和逻辑运算规则逻辑代数的基本定律共五十三页(A+B)(A+C)=AA+AB+AC+BC(A+B)(A+C)=A+BC=A+AB+AC+BCAA=A=A(1+B+C)+BC含有(hn yu)A的项提取=A+BC1+B+C=1证明(zhngmng)：A+A=1A1=A证明：A+AB=A+B共五十三页若两个乘积项中分别包含(bohn)同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。2）逻辑函数(hnsh)的代数化简法逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定

2、可靠。运用摩根定律运用分配律运用分配律利用公式1，将两项合并为一项，并消去一个变量。共五十三页如果乘积项是另外一个(y )乘积项的因子，则这另外一个(y )乘积项是多余的，可消去。运用(ynyng)摩根定律利用公式，消去多余的项。利用公式，消去多余的变量。如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的，可消去。运用吸收律共五十三页 利用公式（），为某一项配上其所缺的变量，以便用其它方法进行化简。利用(lyng)公式，为某项配上其所能合并的项。共五十三页练习F AB+AB (C+D) E化简下列逻辑(lu j)函数式共五十三页组合(zh)逻辑电路1. 组合逻辑电路(lu j din

3、l)的分析 在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，这类数字电路称为组合逻辑电路。真值表是组合逻辑电路最基本的描述方法。 所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路的逻辑功能。组合逻辑电路的一般分析步骤如下：用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；用公式法或者卡诺图法化简，写出最简逻辑表达式；根据最简逻辑函数式列出功能真值表；根据真值表写出逻辑功能说明，以便理解电路的作用。共五十三页2. 组合逻辑电路(lu j din l)的设计 组合逻辑电路的设计是根据给定的实际逻

4、辑功能，找出实现该功能的逻辑电路。组合逻辑电路设计步骤如下： 根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用0和1各表示(biosh)一种状态，找出逻辑函数和逻辑变量之间的关系； 根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式； 化简逻辑函数； 根据最简逻辑表达式画出逻辑电路； 验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。 共五十三页用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯(ldng)同时工作时属正常情况，其他情况均属故障，出现故障时输

5、出报警信号。 设红、绿、黄灯分别用A、B、C表示(biosh)，灯亮时为正常工作，其值为1，灯灭时为故障现象，其值为0；输出报警信号用F表示(biosh)，正常工作时F值为0，出现故障时F值为1。列出真值表如下： 1 例：共五十三页 2 3 4 共五十三页 5 共五十三页加法器的应用加法器电路(dinl)分为半加器和全加器两种。半加器在运算时不考虑前位的进位；全加器则考虑前位的进位。半加器不考虑低位向本位的进位，它有两个输入端和两个输出端。设加数（输入端）为A、B ；和为S ；向高位的进位为C。共五十三页半加器的真值表 共五十三页全加器考虑低位向高位的进位(jnwi)，它有三个输入端和两个输出

6、端。设输入变量为（加数）Ai、Bi、 Ci，输出变量为 Si、 Ci+1全加器的应用(yngyng) 共五十三页共五十三页指定二进制代码代表特定的信号(xnho)的过程就叫编码。把某一组二进制代码的特定含义译出的过程叫译码。 （1）编码器 若有2n个输入信息，则最多编码成n个信号。人们在编码过程中一般是采用编码矩阵和编码表，编码矩阵就是在卡诺图上指定每一方格代表某一自然数，把这些自然数填入相应的方格。编码器与译码器的应用(yngyng)变量编码器 变量编码器的输出位数为n时，输入端的数量为2n。下面以8线3线优先编码器74LS148为例，介绍这类编码器的功能及应用。1 2 3 4 5 6 7

7、816 15 14 13 12 11 10 974LS148的管脚排列图共五十三页 管脚排列图中，I0 I7为输入信号端， Y0 Y2为输出端， S为使能输入端， OE为使能输出端， GS为片优先编码输出端。 当使能输入端S时，电路处于禁止编码状态，所有的输出端全部输出高电平“”；当使能输入端S时，电路处于正常编码状态，输出端的电平由I0 I7 的输入信号而定。 I7的优先级别最高， I0级别最低。 使能输出端OE 时，表示电路处于正常编码同时又无输入编码信号的状态。 片优先编码输出端GS时，表示电路处于正常编码且又有编码信号输入时的状态。共五十三页74LS148优先(yuxin)编码器真值表

8、输入输出1000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1I0I2I1I3I5I4I7I6SY2Y0OEGSY1共五十三页2）译码器是一种具有(jyu)“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。 n位二进制输入数码，其输出端最多有2n

9、种状态。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。BCD七段显示(xinsh)译码器发光二极管(LED)由特殊的半导体材料砷化镓、 磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。 分段式显示器(LED数码管)由7条线段围成“日”字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。 图4 - 17是共阴式LED数码管的原理图。使用时，公共阴极接地，7个阳极ag由相应的BCD七段译码器来驱动(控制)，如图4 - 17(c

10、)。共五十三页BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以FaFg表示)，也称47译码器。若用它驱动共阴LED数码管，则输出应为高电平有效，即输出为高(1)时，相应显示(xinsh)段发光。例如，当输入8421码DCBA=0100时，应显示(xinsh) ， 即要求同时点亮b、c、f、g段， 熄灭a、d、e段，故译码器的输出应为FaFg=0110011，这也是一组代码，常称为段码。同理，根据组成09这10个字形的要求可以列出8421BCD七段译码器的真值表。 共五十三页判断题1.组合逻辑电路中的每一个门实际上都是一个存储单元。 （）2.组合逻辑电

11、路的输出(shch)只取决于输入信号的现态。 （ ）3.真值表是组合逻辑电路最基本的描述方法。 （ ）单选题1.四输入的译码器，其输出端最多为（ ） 。A、4个 B、8个 C、10个 D、16个2.半导体数码管将十进制数分成七段，每一段为一个发光二极管，选择不同的段发光，就可以显示出不同的（ ） 。（A）二进制数 （B）十进制数 （C）十六进制数 （D）英文字母3.进行二进制加法时，除了本位的两个加数An,Bn外，还要加上低位向本位的进位Cn-1实现这种功能的电路叫（ ） 。（A）半加器 （B）全加器 （C）累加器 （D）计数器（）（）（）（D）（B）（B）共五十三页从触发(chf)方式不同分

12、1) 电平触发器：电路中有一个接收信息的条件(tiojin)E，当E1，D 和D进入基本触发器，此时QD，Q D；当E =0，D 和D 被封锁、触发器状态保持，以E 的“1”电平撤除前D 的最终电平决定E0 期间Q 的状态。 2) 主从触发器：从触发器的输出为整个主从触发器的输出，主触发器的输入为整个主从触发器的激励输入。 3) 边沿触发器：在时钟信号的某一边沿（上升沿或下降沿）才能对输入信号做出响应并引起状态翻转。触发器的分类共五十三页根据存储数据原理的不同分类根据存储数据原理的不同分类，触发器可分为静态触发器和动态触发器。根据构成触发器的基本器件不同分类根据构成触发器的基本器件不同分类，触

13、发器可分为：双极型触发器和MOS型触发器根据逻辑(lu j)功能不同分类根据逻辑功能不同来分类，触发器可分为：RS触发器、D触发器、JK触发器、T触发器、T触发器等。共五十三页双稳态触发器是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。它有两个稳定的工作状态，在外加信号触发下电路可从一种稳定的工作状态转换到另一种稳定的工作状态。工作特点：1、有两个稳定状态0态和1态；2、能根据输入(shr)信号将触置成0或1态；3、输入信号消失后，被置成的0或1态能保存下来，即具有记忆功能。 分类情况如下： 1.按照结构原理分为主从型触发器和维持阻塞型触发器 2.按照逻辑功能可分为R-S，D，JK，T

14、触发器。共五十三页基本RS触发器电路组成和工作(gngzu)原理触发器的状态会出现(chxin)不定态基本触发器逻辑符号输入低电平有效，SD 端称置1端，RD 端称清0端，保持不变0状态1状态不定保持置“1”置“0”功能0 01 11 00 1DDSRG1G2共五十三页基本RS触发器电路组成(z chn)和工作原理TSQTTR例：已知基本R-S触发器的输入信号波形如图所示，试画出 、 的电压波形。设触发器的初始状态为Q=0。QQ TQ不定保持置“1”置“0”功能0 01 11 00 1DDSR共五十三页基本(jbn)触发器电路组成和工作原理画波形图 不定保持置“1”置“0”功能0 01 11

15、00 1DDSR共五十三页小结(xioji)3、状态的变化(翻转)在输入(shr)信号作用下，触发器可以从一个稳定状态转换到另一个稳定状态。2、有两个稳定的逻辑状态1、有两个互补的输出端Q和Q触发器基本特性Q=1，Q=0，称为1状态；Q=0时，Q=1，称为0状态若输入不发生变化，触发器处于其中一个状态，且保持下去。规定：触发器Q端状态为触发器的状态。Q=1时，Q=0；Q=0时，Q=1 触发器可以记忆1位二值信号共五十三页基本(jbn)触发器功能的描述次态方程 触发器的次态是它的现态和输入信号(xnho) 的函数(状态方程，特征方程)，即 Q n+1=f (Q n,X ) 术语说明现态 把触发器

16、在翻转前的状态叫触发器的现态， 用 Q n 表示。次态 把触发器翻转后的状态叫触发器的次态， 用 Q n+1 表示。共五十三页状态(zhungti)转移真值表和功能表不定0 0保持Qn 1 1置“1”11 0置“0”00 1功能Qn+1不定0 0 00 0 1保持011 1 01 1 1置“1”111 0 01 0 1置“0”000 1 00 1 1逻辑功能Qn+1特征方程：共五十三页D触发器一、电路(dinl)结构和逻辑功能 &Q&Q&DCPQn+1=D11CP置111置000功能Qn+1D共五十三页D触发器例CPDQQ不变不变不变不变不变不变置1置0置0置1置1置1置0置0二、波形图共五十

17、三页J-K触发器&Q&Q&JKCP一、电路(dinl)结构及其特征方程CP=1共五十三页J-K触发器二、波形图QQCPJK不变置 0不变置 1不变翻转(fn zhun)不变不变不变置 1不变共五十三页维持(wich)阻塞D触发器共五十三页维持(wich)阻塞D触发器当 、 时， 封锁门F使a=1， 封锁门E，使 ，这样保证触发器可靠置0； 当 、 时， 封锁门G使b=1， 在CP=1时，使， 从而使，保证触发器可靠置1。 共五十三页维持(wich)阻塞D触发器当、时， 如果(rgu)CP=0，则触发器状态保持不变， ， CP由0正向跳变至1时， ，。 则触发器状态发生转移 实现D触发器的逻辑功

18、能。 共五十三页维持(wich)阻塞D触发器010触发器直接(zhji)置“0”101触发器直接置“1”触发器正常工作不允许出现置0、置1输入约束条件：共五十三页维持(wich)阻塞D触发器分析(fnx)结论：维持阻塞D触发器是在CP脉冲的前沿翻转。触发器的状态只取决于CP脉冲到来前一瞬间输入信号D的状态。在CP上跳沿到来时：Qn+1=D在CP=1期间，如果输入信号发生变化，由于维持阻塞线的作用，对触发器状态无影响。共五十三页维持(wich)阻塞D触发器维持(wich)阻塞D触发器逻辑符号及功能表:共五十三页维持(wich)阻塞D触发器维持阻塞(zs)D触发器逻辑符号及功能表:CPDQn+10

19、1XX010XX111001111特征方程：共五十三页维持(wich)阻塞D触发器例： 已知维持-阻塞D触发器的输入波形(b xn)，画出输出波形(b xn)图初态为0 。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。共五十三页维持(wich)阻塞D触发器2、工作(gngzu)波形CPDQCP=0、CP=1期间触发器状态不变。只有CP到来Q随D变化而改变。初态为0共五十三页维持(wich)阻塞D触发器练习(linx)：初态为0共五十三页集成触发器单选题1.基本R-S触发器中，当Sd=0,Rd=1时，则不管

20、触发器原来处于什么状态，其次态（ ） 。（A）一定为0 （B）一定为1 （C）保持原来状态 （D）不允许2.（ ）触发器是在时钟信号的某一边沿（上升沿或下降沿）才能对输入信号作出响应并引起状态翻转(fn zhun)。（A）边沿 （B）主从 （C）时钟 （D）脉冲3.双稳态触发器按其结构可分为（ ）和维持阻塞型触发器。（A）记忆型 （B）主从型 （C）时钟型 （D）脉冲型4.维持阻塞型D触发器的逻辑表达式为：在CP=1时，Qn+1= ( ) 。（A）1 （B）0 （C）D （D）Qn多选题1.双稳态触发器按其逻辑功能可分为（ ）等触发器。（A）R-S （B）D （C）JK （D）T（B）（A）（

21、B）(C)（ABCD）共五十三页数字电路分为(fn wi)1. 组合(zh)电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。2. 时序电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存即：时序逻辑电路具有记忆功能。组合逻辑电路时序逻辑电路时序逻辑电路常见的时序逻辑电路有触发器、计数器、寄存器等。由于时序逻辑电路具有存储或记忆的功能，检修起来就比较复杂。共五十三页计数器能够记忆输入脉冲个数的电路称为计数器， 即计数器可累计输入脉冲数目(shm)。利用集成计数器芯片的预置数功能可获得任意进制的计数器。计数器同步(tngb)计数器异步计数器二进

22、制计数器N进制计数器十进制计数器加法计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器N进制计数器十进制计数器由四个触发器的状态的8421BCD码的编码方式来表示一位十进制数的四位二进制编码。共五十三页二进制计数器3位异步二进制加法(jif)计数器 由于3个触发器都接成了T触发器，所以(suy)最低位触发器F0每来一个时钟脉冲的下降沿（即CP由1变0）时翻转一次，而其他两个触发器都是在其相邻低位触发器的输出端Q由1变0时翻转，即F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。共五十三页三位二进制异步加计数器的波形图F0每输入一个(y )时钟脉冲翻转一次。F1在Q0由1变0时翻转(fn zhun)。F2在Q1由1变0时翻转。实现了二分频实现了四分频实现了八分频共五十三页 从状态表或波形图可以看出，从状态000开始，每来一个(y