单片机 第二章MCS-51单片机的内部结构及工作原理

1、第二章 MCS-51单片机的内部结构及工作(gngzu)原理共一百零九页MCS-51单片机的基本结构及工作原理(yunl) 2-1 MCS51单片机的内部结构和引脚功能 2-2 MCS51的存储器结构和配置 2-3 并行I/O口结构及工作原理 2-4 时钟电路与时序电路 2-5 复位电路主要内容MCS-51系列单片机的内部结构、存储器结构、工作原理、引脚功能、工作方式、时序和最小应用系统共一百零九页本章要点：掌握 MCS-51单片机的内部结构、存储器结构 、PSW特殊功能(gngnng)寄存器的使用、引脚功能、最小应用系统的设计；了解工作时序及工作方式。 共一百零九页第一节 内部结构和引脚功能

2、(gngnng)教学内容： 一、MCS-51单片机内部结构 二、CPU 三、输入(shr)输出端口结构 四、端口负载能力和接口要求 五、MCS-5l引脚及功能 共一百零九页MCS-51系列(xli)单片机配置一览表系列片内存储器（字节）定时器计数器并行I/O串行I/O中断源片内ROM片内RAM无有ROM有EPROMIntelMCS-51子系列803180C31805180C51(4K字节)875187C51(4K字节)128字节2x164x8位15IntelMCS-52子系列803280C32805280C52(8K字节)875287C52(8K字节)256字节3x164x8位16ATEML8

3、9C系列(常用型)1051(1K)/ 2051(2K)/ 4051(4K)（20条引脚DIP封装）1282151589C51(4K)/ 89C52(8K)（40条引脚DIP封装）128/2562/33215/6共一百零九页一、MCS-51内部结构并行口 串行通信ROM 4KB时钟电路RAM 128计数器/定时器8051CPU控制逻辑可编程I/O口可编程全双工串行口外部时钟图2-1 8051的功能(gngnng)部件图外部(wib)中断共一百零九页二 、 CPU主要功能：产生各种控制信号，去控制存储器、输入输出端口的数据(shj)传送、数据(shj)的算术运算、逻辑运算以及位操作处理等。 （一）

4、运算器 组成：运算器由算术逻运算部件ALU、累加器Acc、暂存器、程序状态字寄存器PSW、BCD码运算调整电路等组成 。对数据完成算术运算，逻辑运算、循环移位(y wi)、位处理。共一百零九页（二）控制器组成：由程序计数器PC、指令寄存器、指令译码器、定时控制与条件转移逻辑电路等组成。功能：对来自存储器中的指令进行译码，通过定时控制电路，在规定的时刻(shk)发出各种操作所需的全部内部和外部控制信号，协调各功能元件的工作，完成指令所规定的功能。 共一百零九页特点：它是16位的按机器周期(zhuq)自动加1计数器一切分支/跳转/调用/中断/复位 等操作的本质(bnzh)就是:改变 PC 值总指向

5、下一条指令所在首地址(当前PC值) 1程序计数器PC(Program Counter) 一个16位的专用寄存器，用来存放下一条指令的地址。它具有自动加1的功能。 共一百零九页2指令寄存器 一个(y )8位的寄存器，用于暂存待执行的指令，等待译码。3指令(zhlng)译码器 对指令寄存器中的指令进行译码，分析它的功能，并根据功能产生相应的电信号。共一百零九页4. 定时(dn sh)控制部件与时序 功能：在规定的时刻(shk)发出各种操作所需的全部内部和外部的控制信号，协调各功能元件工作，完成指令所规定的功能。主要任务：产生一个工作时序，其工作需要时钟电路提供一个工作频率。 共一百零九页三、MCS

6、-51单片机的引脚及其功能(gngnng)AT89S52DIP 40 封装 共一百零九页MCS-51单片机40脚Vcc, GND 2XTAL1, XTAL2 2RESET 1EA/Vpp 1ALE/PROG 1PSEN 1P0.0P0.7 8 P1.0P1.7 8 P2.0P2.7 8 P3.0P3.7 8共一百零九页（1）Vcc（40脚）, GND（20脚） 正电源端与接地端不同的单片机可以允许(ynx)不同的工作电压（+5V / 3.3V / 2.7V) ，不同的单片机表现出的功耗也不同。（2）XTAL1（19脚）, XTAL2（18脚） 片内振荡电路输入/输出端共一百零九页对AT89S5

7、1/S52单片机，通常外接一个晶振两个(lin )20或30pF电容，一个12M或11.0592MHz的晶振共一百零九页（3）RST/VPD(9脚)、ALE/PROG (30脚) 、 EA/Vpp (31脚) 、PSEN (29脚)控制信号引脚。RST/VPD：复位（正脉冲有效）/备用电源引脚复位使单片机进入某种确定的初始状态 退出处于节电工作方式的停顿状态(zhungti)、退出一切程序进程、退出程序的死循环，从头开始。Vcc掉电期间，此引脚可接备用电源，能保护片内RAM中的内容不丢失。共一百零九页共一百零九页无论是HMOS型还是CHMOS型的单片机，在振荡器正在运行的情况下，复位是靠在RS

8、T引脚上施加持续2个机器周期的高电平来实现的。MCS-51单片机通常(tngchng)采用的简单复位电路有：上电自动复位、外部脉冲复位、上电+按钮电平复位、程序运行监视复位等方式。共一百零九页简单(jindn)复位电路+5V10uF10kVccRSTGND上电复位(f wi)10uF10kVccRSTGND上电+按钮复位1k+5V共一百零九页共一百零九页程序运行监视复位程序运行监视复位通常是由各种类型的程序监视定时器WDT（Watchdog Timer）俗称为“看门狗”实现。WDT可保证程序非正常运行（如程序“飞逸”、“死机(s j)”）时，能及时进入复位状态，恢复程序正常运行。共一百零九页“

9、看门狗”工作原理：在规定时间内必须至少“喂狗”一次，即复位“看门狗”。否则“看门狗”电路将复位单片机。实现：可在软件的合适地方加一条“喂狗”指令，使看门狗的定时时间永远(yngyun)达不到预置。共一百零九页WDT通常有几种实现方法供用户选择(xunz)：1）单片机内部带有的WDT功能单元（如：S51）2 ）选择P （microprocessor）监视控制器件，这些器件中大多有WDT电路，如Max705芯片等。共一百零九页P 监视控制(kngzh)器件MAX705/706、 DS1232等DS1232（看门狗）是DALLAS 公司生产的一种微机监控电路芯片。主要(zhyo)功能：产生上电复位和

10、手动复位，监视电源电平，监视软件运行状态，当程序运行出现飞车时，产生复位信号。 共一百零九页共一百零九页TD 引脚连接至定时时间地（GND）150ms悬空600ms电源（Vcc）1200ms看门狗定时(dn sh)器定时(dn sh)时间设置Tol：电源检测选择(xunz)端Tol接地，电源电压跌至4.75V以下产生复位信号Tol接VCC，电源电压跌至4.5V以下产生复位信号注意：保证看门狗定时器计数溢出前复位看门狗定时器定时时间共一百零九页共一百零九页89S51看门狗功能的使用(shyng)方法在ATMEL的89S51系列的89S51与89C51功能相同，指令(zhlng)兼容。 89S51

11、比89C51增加了一个看门狗功能。要激活AT89S51/52的看门狗功能，只需依次向WDTRST寄存器（SFR地址为0A6H ）单元送入#01EH和#0E1H即可，使看门狗定时计数器工作。 共一百零九页 AJMP MAIN ;启动看门狗MAIN: MOV 0A6H, #01EH ; 先送1E MOV0A6H, #0E1H ; 后送E1 ;主程序 START: . ACALL WDT ; 调用(dioyng)复位看门狗子程序 . AJMP START ; 主程序* ;复位看门狗子程序WDT: MOV 0A6H, #01EH ; 先送1E MOV 0A6H, #0E1H ; 后送E1RET END

12、共一百零九页注意事项：1 89S51的看门狗必须由程序(chngx)激活后才开始工作。所以必须保证CPU有可靠的上电复位。否则看门狗也无法工作。2 看门狗使用的是CPU的晶振。在晶振停振的时候看门狗也无效。3 89S51只有14位计数器。在16383个机器周期内必须至少喂狗一次。而且这个时间是固定的，无法更改。当晶振为12M时每16个毫秒需喂狗一次。 共一百零九页ALE/PROG（下降沿有效）（30脚）: 地址锁存允许/编程脉冲(michng)输入端。 P0口寻址外部低8位地址时接外部锁存器74ls373的G端； ALE端平时会输出周期正脉冲： f fosc/6 ； 对片内ROM编程时编程脉冲

13、由此端加入。 （指并行编程模式） 共一百零九页EA/Vpp（31脚）: 寻址外部ROM控制端 / 编程电源输入端。低电平有效(yuxio)，片内无ROM时必须接地；片内有ROM时可以接高电平 ，也可以接低电平；接低电平时，只访问片外ROM，接高电平时，访问片内ROM，超范围时，访问片外ROM对S51/S52单片机，若不扩展ROM，/EA要接+5V 对片内ROM编程时编程正电源加到此端。 （指并行编程模式）共一百零九页共一百零九页PSEN（29脚）：寻址外部程序存储器时选通外部EPROM的读控制端（OE），低电平有效。单片机锁存器74LS373P0.0-P0.7ALEPSENP2.0-P2.48

14、D8QOEA8-A12A0-A7D0-D7GEAOECEEPROM共一百零九页I/O口引脚 P0口：双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，可带8个LSTTL负载(fzi)。 P1口：8位准双向I/O口，可带4个 LSTTTL负载。 P2口：8位准双向I/O口，与地址总线 （高8位）复用。P3口：8位准双向I/O口，双功能复用口。 无固定上拉电阻(dinz)，有两个MOS管串接。有固定的上拉电阻。无高阻“浮空”状态。共一百零九页注意：准双向口与双向口的差别。准双向口仅有两个状态。而P0口作为总线使用，口线内无上拉电阻，处于高阻“悬浮”态。故P0口为双向三态I/O口。

15、为什么P0口要有高阻“悬浮”态？准双向I/O口则无高阻的“悬浮”状态。另外，准双向口作通用(tngyng)I/O的输入口使用时，一定要向该口先写入“1”。共一百零九页P3第二(d r)功能： 串行口： P3.0：RXD 串行输入口。 P3.1：TXD 串行输出口。 中断： P3.2：INT0 外部中断0输入。 P3.3：INT1外部中断1输入。共一百零九页 定时器计数器： P3.4：T0 的外部输入(shr)。 P3.5：T1的外部输入。 数据存储器选通： P3.6：WR ，片外数据存储器或I/O端口写选通。 P3.7： RD ，片外数据存储器或I/O端口读选通。共一百零九页小结(xioji)

16、1、单片机的引脚电源引脚：Vcc（40）、 GND（20）XTAL1（19）、 XTAL2（18） 控制引脚： RST/VPD(9)、ALE/PROG (30) 、 EA/Vpp (31) 、PSEN (29)输入输出引脚：P0、P1、P2、P32、常用的复位(f wi)电路、控制引脚的功能共一百零九页四 MCS-51存储器的结构(jigu) MCS-51单片机存储器采用的是哈佛结构，即程序存储器空间和数据(shj)存储器空间是分开的。 8051在物理结构上有 4个存储空间： 片内程序存储器 片外程序存储器 片内数据存储器 片外数据存储器 8051在逻辑结构（用户角度）有5个存储空间： 特殊功

17、能寄存器 片内程序存储器 片外程序存储器 片内数据存储器 片外数据存储器共一百零九页共一百零九页共一百零九页1、 地址的重叠性 存在3处重叠性，但是尽管有这些重叠，却不会产生操作的混乱。这是因为MCS-51采用了不同的操作指令及EA的控制选择来自动区分这些重叠的空间（1）程序存储器片内和片外低4KB重叠 EA接高电平, 执行片内ROM中的程序，PC0FFFH，CPU自动访问(fngwn)片外。 EA接低电平，只执行片外程序存储器中的程序。 （2）程序存储器和数据存储器全部64k重叠。 访问程序存储器使用MOVC类指令。 访问数据存储器使用MOV和MOVX类指令。 （3）数据存储器片内和片外低1

18、28B重叠 访问片内数据存储器使用MOV类指令。 访问片外数据存储器使用MOVX类指令。共一百零九页2.程序存储器与数据(shj)存储器在使用上的严格区分 程序存储器存放指令及常数表格，其操作指令不分片内与片外。 数据存储器存放数据，访问片内与片外的指令是不同的。3.位地址共有2个区域。一个为20H-2FH单元中128位,另一个为SFR中被8整除的字节地址单元中的位.4.片外数据存储区中，RAM存储单元与MCS-51外扩的I/O口是统一编址的。因此，应用系统中所有外围I/O端口的地址均占用RAM地址单元。 共一百零九页2.4.1 程序(chngx)存储器 存放应用程序和表格之类的固定常数。分为

19、片内和片外两部分，由EA引脚上所接的电平确定。程序存储器中的0000H地址是系统程序的启动地址 共一百零九页 (2)程序存储器的某些单元被固定用于各中断源的中断服务程序(ISR-Interrupt Service Routine)的入口(r ku)地址。 共一百零九页2.4.2 内部(nib)数据存储器MCS-51 RAM在物理上和逻辑上分为两个地址空间。片内RAM：128字节，用MOV指令访问(fngwn)。（从广义上来说，应该有256B。）片外RAM：可扩展64K字节，用MOVX指令访问。 共一百零九页1 工作寄存器区用寄存器直接寻址的区域(qy)。从00H1FH，共 32个单元，是 4个

20、通用工作寄存器组（表2l），每个组包含 8个 8位寄存器，编号为 R0R7。共一百零九页RS1RS0组号寄存器R0R7地址000组00H07H011组08H0FH102组10H17H113组18H1FH表21 工作(gngzu)寄存器组共一百零九页2、位地址区211个（128个+83个）寻址位。位地址范围(fnwi)为：00HFFH。 内部RAM的可寻址位128个(字节地址20H2FH)见表2-3（P13）。共一百零九页表2-3 内部(nib)RAM的可寻址位及位地址共一百零九页MOV C ,20H ;位地址(dzh)MOV A, 20H ;字节地址3 通用RAM30H7FH 按字节(z ji

21、)访问共一百零九页表2-4 SFR中的位地址(dzh)分布共一百零九页3 特殊功能寄存器（Special Function Registers 简称(jinchng)SFR） 1.在8051单片机中设置了21个特殊功能寄存器,它们不连续地分布在地址为80H-FFH的128个字节的存储空间中。 2.在这21个SFR中，凡是字节地址能被8整除（即16进制的地址码尾数为0或8）的11个单元均具有位寻址能力,有效的位地址共有82个。共一百零九页表2-2 SFR的名称(mngchng)及其分布对于尚未定义(dngy)的字节地址单元，用户不能作普通寄存器使用，若访问没有定义(dngy)的单元，将得到一个不

22、确定的随机数。共一百零九页 21个特殊功能寄存器在各功能机构(jgu)的分布：中央处理器（CPU）：A、B、PSW、SP、DPTR（DPH、DPL）；并行口：P0、P1、P2、P3；串行口：SCON、SBUF、PCON；中断系统：IE、IP；定时/计数器：TMOD、TCON、TH0、TL0、TH1、TL1。共一百零九页 增加不经过累加器A的传送指令(zhlng)，既可以加快数据的传送速度，同时又可减少“瓶颈”现象的发生。 数据传送大都通过(tnggu)通过(tnggu)A，易形成“瓶颈”。1)累加器A（ACC） 8位的累加器，也是CPU中使用最频繁的寄存器。它的进位标志Cy是特殊的，因为它同时

23、是位处理器的一位累加器。思考：如何减少“瓶颈”现象的发生？共一百零九页 是为执行乘法和除法操作设置的，在不执行乘法、除法操作的情况下，可作普通寄存器使用。乘法：A、B存放乘数(chn sh)和被乘数(chn sh)，乘积存放在BA寄存器对中。除法: 被除数取自A,除数取自B，商存放在A,余数存放于B。 2)寄存器B共一百零九页 3) 程序(chngx)状态寄存器PSW（Program Status Word）8位可读写的寄存器。其各位的定义(dngy)如下：共一百零九页(1)Cy:进位(jnwi)标志位.在执行算数和逻辑指令时，可被硬、软件(run jin)置位或清除，在位处理器中，它是位累加

24、器。(2)AC：辅助进位标志位当进行加法或减法操作而产生由低4位进位或借位时，AC被硬件置1，否则被清除。(3)F0：标志位(4)RS1、RS0:寄存器区选择控制位共一百零九页(5)OV（PSW.2）溢出标志位:当执行(zhxng)算术指令时，由硬件置1或清0，以指示是否溢出。 (6)P（PSW.0）奇偶标志位:每个指令周期都由硬件来置位或清除，以表示累加器A中值为1的位数的奇偶数。 P=1，则A中1的个数为奇数。 P=0，则A中1的个数为偶数。 此标志位对串行口通讯中的数据传输有意义，常用奇偶检验的方法来检验数据传输的可靠性。 (A)=10101011P=1还是(hi shi)0?共一百零九

25、页4) 堆栈指针SP SP是一个8位的SFR, 堆栈的实质是一个特殊的RAM区，主要功能(gngnng)是暂放数据和地址。堆栈的具体功能(gngnng)为： （1）保护断点：子程序调用以及中断时，最终都要返回主程序。为了保证程序能正确返回，应该在堆栈中预先将主程序的断点保护起来。 （2）现场保护： 单片机执行子程序或ISR之后，很可能要用到单片机中的一些寄存器，为了不破坏寄存器中的原有内容，可以把有关寄存器的内容保存起来，送入堆栈。共一百零九页堆栈的操作有两种方式：（1）指令方式，使用堆栈操作指令进行进栈/出栈操作。（2）自动方式，在调用子程序或产生中断时，返回地址（断点）自动进栈。程序返回时

26、，断点地址再自动弹回PC。这种堆栈操作不需要干预，是通过硬件自动实现的。 提示：系统复位后,SP初始化为07H，使得(sh de)堆栈事实上由08H开始。因为08H-1FH单元为工作寄存器区1-3, 20H-2FH为位寻址区，在程序设计很可能要用到这些区，所以用户在编程时最好把SP初值设为2FH或更大值，当然同时还要顾及其允许的深度。要防止设置不当，引起内部RAM单元冲突。 共一百零九页堆栈的特点： 先进后出。堆栈的操作：进栈（PUSH），出栈（POP）。第一个进栈的数据所在的单元称为栈底，然后(rnhu)逐次进栈，最后进栈的数据所在的存储单元称为栈顶。共一百零九页5) 数据指针DPTR 是一

27、个16位的地址指针寄存器。它主要用来存放16位地址，作间址寄存器使用。可用来访问64K外部数据存储器和I/O端口。 DPTR也可以拆成两个独立8位寄存器，即DPH（高8位字节(z ji)）和DPL（低8位字节），分别占据83H和82H两个地址。共一百零九页PC与DPTR： 都是与地址有关的16位的寄存器。PC与程序存储器的地址有关， DPTR与数据存储器或I/O的地址有关。作为地址寄存器使用时，PC与DPTR都是通过P0和P2口输出的。PC的输出与ALE及PSEN信号有关；DPTR的输出，则与ALE、WR、RD信号有关。 PC只能作为16位寄存器对待(dudi)，是不可以访问的。DPTR可以作

28、为16位寄存器，也可以作为两个8位特殊功能寄存器，DPTR是可以访问的。 共一百零九页6) I/O端口P0-P3 特殊功能寄存器P0-P3分别为I/O端口P0-P3的锁存器。 在MCS-51中，I/O端口和RAM是统一编址的，所有访问RAM单元的指令，都可用来访问I/O端口。7) 串行数据(shj)缓冲器SBUF 由两个独立的寄存器组成：发送缓冲器，接收缓冲器。存放欲发送或已接收的数据，一个字节地址，物理上是两个独立寄存器。8) 定时器/计数器 两个16位定时器/计数器T1和T0，各由两个独立的8位寄存器组成： TH1、TL1、TH0、TL0，只能字节寻址，但不能把T1或T0当作一个16位寄存

29、器来寻址访问。共一百零九页五 并行(bngxng)输入/输出端口 80C51共有4个 8位的并行双向口，计有 32根输入输出（I/O）口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。由于它们在结构上的一些(yxi)差异，故各口的性质和功能也就有了差异。共一百零九页2.5.1 P0口多功能的8位口，字节(z ji)访问地址为80H，位访问地址为80H87H。 位结构 P0口位结构原理图见图2-5。共一百零九页图2-5P0口位结构(jigu)原理图0共一百零九页 P0口中一个多路开关：多路开关的输入有两个，地址数据输出；输出锁存器的输出/Q。多路开关的输出用于控制输出FET Q0的导通

30、和截止。多路开关的切换由内部控制信号(xnho)控制。 P0口的输出上拉电路导通和截止受内部控制信号和地址数据信号共同（相“与”）来控制。 当内部信号置1时，多路开关接通地址数据输出端。共一百零九页 输出状态随地址数据线而变，P0口可以作为地址/数据复用总线使用(shyng)。这时上下两个FET处于反相，构成了推拉式的输出电路，其负载能力大大增加。此时的P0口相当一个双向口。 作数据总线输入(shr)时，CPU自动使上下FET截止，P0口处于悬浮状态。共一百零九页当内部信号置0时，多路开关接通输出锁存器的Q端 由于内部控制信号为0，与门关闭，上拉FET截止(jizh)，形成P0口的输出电路为漏

31、极开路输出。 输出锁存器的Q端引至下拉FET栅极，P0口的输出状态由下拉电路决定。 共一百零九页在P0口作输出口用时，若P0i输出1，输出锁存器的Q端为0，下拉FET截止，这时P0i为漏极开路输出；若P0i输出0，输出锁存器的Q端为1，下拉FET导通，P0i输出低电平。在P0口作输入口用时，为了使P0i能正确(zhngqu)读入数据，必须先使P0.i置1。这样，下拉FET也截止，P0i处于悬浮状态。A点的电平由外设的电平而定，通过输入缓冲器读入CPU，P0口相当于一个高阻抗的输入口。共一百零九页 P0口的功能 作IO口使用 此时P0口为一个(y )准双向口。 与其它口的区别是，输出时为漏极开路

32、输出，与NMOS的电路接口时必须要用电阻上拉，才能有高电平输出；输入时需先将口置1；但是有上拉电阻，作数据输入时，口不是悬浮状态。每根口线可以独立定义为输入或输出。共一百零九页 作地址数据复用总线(zn xin)用（需外接地址锁存器） 相当于一个真正的双向口：输出锁存、输入缓冲，作地址数据复用总线用。作数据总线用时，输入输出8位数据D0D7；作地址总线用时，输出低8位地址A0A7。当P0口作地址数据复用总线用之后，就再也不能作IO口使用了。它具有双向口的一切特点。输入时为悬浮状态，为一个高阻抗的输入口。共一百零九页 8位口，字节(z ji)访问地址为90H，位访问地址为90H97H。 位结构和

33、工作原理 P1口的位结构如图2-6所示。2.5.2 P1口共一百零九页图26 P1口位结构(jigu)原理图 共一百零九页 、 P1口的特点输出锁存器，输出时没有条件；输入缓冲，输入时有条件，即需要先将该口设为输入状态，先输出1；工作过程中无高阻悬浮状态，也就是(jish)该口不是输入态就是(jish)输出态。 具有这种特性的口不属于“真正”的双向口，而被称为“准”双向口。共一百零九页 P1口的操作 字节操作和位操作 CPU对于 P1口可以作为一个 8位口来操作，也可以按位来操作。 有关(yugun)字节操作的指令有： 输出： MOV P1，A ；P1A MOV P1，data ；P1data

34、 MOV P1，direct ；P1direct 输入： MOV A，P1 ；AP1 MOV direct，P1 ；directP1共一百零九页 有关位操作的指令(zhlng)有： 置位、清除：SETB P1.i ；P1.i1 CLR Pli ；P1i0 输入、输出：MOV P1i，C ；P1iCY MOV C，P1i ；CYP1.i 判跳： JBP1i，rel ；P1.i=1，跳转 JBC P1i，rel ；P1.i1，跳转且；清P1.i0 逻辑运算： ANL C，P1i ；CY（P1.iCY） ORL C，P1i ；CY（P1.iCY） P1i中的i0，7。 共一百零九页 P1口不仅可以以

35、8位一组进行输入、输出操作，还可以逐位分别定义(dngy)各口线为输入线或输出线。例如：ORL P1，0 0 0 0 0 0 1 0 B使P11位口线输出l，而使其余各位不变。 ANL P1，1 1 1 1 1 1 0 1 B使P11位线输出0，而使其余各位不变。共一百零九页 读引脚操作(cozu)和读锁存器操作(cozu) 从P1口的位结构图中可以看出，有两种读口的操作：一种是读引脚操作，一种是读锁存器操作。 在响应CPU输出的读引脚信号时，端口本身引脚的电平值通过缓冲器BUF1进入内部总线。这种类型的指令，执行之前必须先将端口锁存器置1，使A点处于高电平，否则会损坏引脚，而且也使信号无法读

36、出。这种类型的指令有： MOV A，P1 ；AP1 MOV direct，P1 ；directP1共一百零九页 在执行读锁存器的指令时，CPU首先完成将锁存器的值通过缓冲器BUF2读入内部，进行(jnxng)修改，然后重新写到锁存器中去，这就是“读修改写”指令。 这种类型的指令包含所有的口的逻辑操作（ANL、ORL、XRL）和位操作（JBC、CPL、MOV、SETB、CLR等）指令。 共一百零九页 P1口的多功能线 在80C52中，P10和P11口线是多功能的，即除作一般双向I/O口线之外，还具有下列功能(gngnng)： P10：T2的外部输入端T2； P11：T2的外部控制端T2EX。共一

37、百零九页 多功能的8位口，字节访问(fngwn)地址为A0H，位访问地址为A0HA7H。 P2口位结构和工作原理P2口位结构原理图示于图2-7。 多路开关的输入有两个：一个是口输出锁存器的输出端Q；一个是地址寄存器（PC或DPTR）的高位输出端。多路开关的输出经反相器反相后去控制输出FET的 Q0。多路开关的切换由内部控制信号控制。输出锁存器的输出端是Q而不是Q，多路开关之后需接反相器。 2.5.3 P2口共一百零九页图2-7 P2口位结构(jigu)原理图共一百零九页 P2口的功能 作IO口使用时，P2口为一准双向口。 作地址输出时，P2口可以输出程序存储器或片外数据存储器的高8位地址，与P

38、0输出的低地址一起构成(guchng)16位地址线，从而可分别寻址64KB的程序存储器或片外数据存储器。地址线是8位一起自动输出的。共一百零九页 P2口使用中注意的问题 由于P2口的输出锁存功能，在取指周期内或外部数据存储器读、写选通期间，输出的高8位地址是锁存的，故无需外加地址锁存器。 在系统中如果外接有程序存储器，由于访问片外程序存储器的连续不断的取指操作，P2口需要不断(bdun)送出高位地址，这时P2口的全部口线均不宜再作I/O口使用。共一百零九页2.5.4 P3口 多功能的8位口，字节访问地址为B0H，位访问地址为B0HB7H。 位结构与工作原理 P3口的位结构原理如图2-8所示。

39、与非门有两个输入端：一个为口输出锁存器的Q端，另一个为替代功能(gngnng)的控制输出。与非门的输出端控制输出FET管Q0。有两个输入缓冲器，替代输入功能取自第一个缓冲器的输出端；I/O口的通用输入信号取自第二个缓冲器的输出端。共一百零九页图28 P3口位结构(jigu)原理图共一百零九页输出工作过程： 当替代输出功能B点置1时，输出锁存器的输出可以顺利通到引脚P3.i。其工作状况与P1口相类似。这时P3口的工作状态为I/O口，显然此时该口具有准双向口的性质(xngzh)。 当输出锁存器的输出置1时，替代输出功能可以顺利通到引脚P3.i。 若替代输出为0时，因与非门的C点已置l，现B点为0，

40、故与非门的输出为l，使Q0导通，从而使A点也为0。若替代输出为1时，与非门的输出为0，Q0截止，从而使A点也为高电平。这时P3口的工作状态处于替代输出功能状态。共一百零九页 P3口的功能 可作I/O口使用，为准双向口。 既可以字节操作，也可以位操作；既可以8位口操作，也可以逐位定义口线为输入线或输出线；既可以读引脚，也可以读锁存器，实现“读一修改一输出”操作。 可以作为(zuwi)替代功能的输入、输出。 共一百零九页替代输入功能： P3.0： RXD，串行输入口。 P3.2：INT0，外部中断(zhngdun)0的请求。 P3.3：INT1，外部中断1的请求。 P3.4：T0，T0外部计数脉冲

41、输入。 P3.5：T1，T1外部计数脉冲输入。 替代输出功能： P3.l：TXD，串行输出口。 P3.6：WR外部数据存储器或I/O端口写选通。 P3.7：RD 外部数据存储器或I/O端口读选通。共一百零九页 地址总线（Address Bus,简写AB） 地址线A0A15 共16位，P2口提供高8位地址A8A15，P0口经地址锁存器提供低8位地址A0A7 。片外存储器可寻址范围达64KB（即=65536个字节）。 数据总线(Data Bus，简写DB) 地址线D0-D7共8位，由P0口提供，分时输送低8位地址（通过地址锁存器锁存）和8位数据信息。 控制总线(Control Bus，简写CB)

42、控制总线由P3口的第二(d r)功能/WR （P3.6）、/RD(P3.7)和3根独立的控制线/EA、ALE和 /PSEN组成。 MCS-51单片机的片外三总线结构 所谓总线,就是连接单片机与系统(xtng)中各部件的一组公共的信号线。共一百零九页六 时钟电路(dinl)与CPU时序XTAL1, XTAL2: 接外部(wib)晶振的两个引脚。单片机晶振提供的时钟频率越高，那么单片机运行速度就越快，单片接的一切指令的执行都是建立在单片机晶振提供的时钟频率。有内部和外部两种时钟产生方式。单片机的生产工艺不同，接法也不同。共一百零九页共一百零九页在XTALl和XTAL2两端接晶振或陶瓷谐振器，与内部反向器构成稳定的自激振荡器。参数选取(xunq)：C1、C2起稳定振荡频率，快速起振的作用。 外接晶振时：Cl和C2选择1030pF外接陶瓷谐振器时： Cl和C2的典型值约为4010pF。振荡频率(pnl)范围一般是1.2MHz12MHz，有的可达40MHz。共一百零九页设计印刷电路板时，晶体和电容(dinrng)应尽可能安装在单片机芯片附近，以减少寄生电容，保证振荡器稳定和可靠工作。共一百零九页共一百零九页（2）CPU的时