半导体集成电路的可靠性设计样本

1、军用半导体集成电路可靠性设计是在产品研制全过程中，以防止为主、加强系统管理思想为指引，从线路设计、版图设汁、工艺设计、封装构造设计、评价实验设汁、原材料选用、软件设计等方而，采用各种有效办法，力求消除或控制半导体集成电路在规泄条件下和规怎期间内也许浮现各种失效模式，从而在性能、费用、时间（研制、生产周期）因素综合平衡基本上，实现半导体集成电路产品规泄可靠性指标。依照内建可靠性指引思想，为保证产品可靠性，应以防止为主，针对产品在研制、生产制造、成品出厂、运送、贮存与使用全过程中也许浮现各种失效模式及苴失效机理，采用有效办法加以消除控制。因而，半导体集成电路可靠性设讣必要把要控制失效模式转化成明确

2、、左量化指标。在综合平衡可靠性、性能、费用和时间等因素基本上，通过采用相应有效可靠性设计技术使产品在全寿命周期内达到规迫可靠性规左。概述可靠性设计应遵循基本原则（1）必要将产品可靠性规左转化成明确、左量化可靠性指标。（2）必要将可靠性设i|?贯穿于产品设il?各个方而和全过程。（3）从国情出发尽量地采用当今国内外成熟新技术、新构造、新工艺。设讣所选用线路、版图、封装构造，应在满足预泄可靠性指标状况下尽量简化，避免复杂构造带来可靠性问题。可靠性设计实行过程必要与可靠性管理紧密结合。可靠性设计基本根据（1）合同书、研制任务书或技术合同书。产品考核所遵从技术原则。3）产品在全寿命周期内将遇到应力条件

3、（环境应力和工作应力）。产品失效模式分布，苴中重要和核心失效模式及其机理分析。泄量化可靠性设计指标。生产（研制）线生产条件、工艺能力、质量保证能力。设计前准备工作）将顾客对产品可靠性规立，在综合平衡可靠性、性能、费用和研制（生产）周期等因素基本上，转化为明确、定量化可靠性设讣指标。对国内外相似产品进行调研，理解其生产研制水平、可靠性水平（涉及产品重要失效模式、失效机理、已采用技术办法、已达到质量级别和失效率等）以及该产品技术发展方向。对既有生产（研制）线生产水平、工艺能力、质量保证能力进行调研，可通过通用和特立评价电路，所遵从认证原则或记录工艺控制（SPC）技术，获得在线立量化数据。可靠性设讣

4、程序（1）分析、拟左可靠性设汁指标，并对该指标必要性和科学性等进行论证。（2）制压可靠性设计方案。设计方案应涉及对国内外同类产品（相似产品）可靠性分析、可靠性目的与规立、基本材料选取、核心部件与核心技术分析、应控制重要失效模式以及应采用可靠性设计办法、可靠性设计成果预测和可靠性评价实验设计等。（3）可靠性设il?方案论证（可与产品总体方案论证同步进行）。（4）设il?方案实行与评估，重要涉及线路、版图、工艺、封装构造、评价电路等可靠性设计以及对设计成果评估。样品试制及可靠性评价实验。样品制造阶段可靠性设计评审。通过实验与失效分析来改进设计，并进行“设计一实验一分析一改进”循环，实现产品可靠性增

5、长，直到达到预期可靠性指标。最后可靠性设计评审。设汁左型。设汁定型时，不但产品性能应满足合同规左，可靠性指标与否满足合同规立也应作为设汁左型必要条件。6.2.2集成电路可靠性设计指标稳定性设计指标半导体集成电路通过贮存、使用一段时间后，在各种环境因素和工作应力作用下，某些电性能参数将逐渐发生变化。如果这些参数值通过一左期间超过了所规立极限值即判为失效，此类失效普通称为参数漂移失效，如温漂、时漂等。因而，在拟定稳左性设计指标时，必要明确规左半导体集成电路在规定条件下和规筮期间内，其参数漂移变化率应不超过其规左值。如某CMOS集成电路两项重要性能参数功耗电流和输出电流Iol变化量规左值为：在125

6、C环境下工作24小时，不大于500mA：在125C环境下工作24小时，1皿、S变化范畴为土20%。极限性设计指标半导体集成电路承受各种工作应力、环境应力极限能力是保证半导体集成电路可靠性重要条件。半导体集成电路电性能参数和热性能参数均有极限值规定，如双极器件最高击穿电压、最大输出电流、最高工作频率、最高结温等。极限性设计指标拟定应依照顾客提出工作环境规泄。除了遵循原则中必要考核项目之外，对影响产品可靠性性能核心极限参量也应制定出明确量值，以便在设计中采用办法加以保证。可靠性赵疑指标表征产品可靠性有产品寿命、失效率或质量级别。若半导体集成电路产品失效规律符合指数分布时，寿命与失效率互为倒数关系。

7、普通半导体集成电路可靠性指标也可依照所遵循技术原则质量级别分为S级、B级、B1级。应控制重要失效模式半导体集成电路新品研制应依照电路详细规立和相似产品生产、使用数据，通过可靠性水平分析，找到也许浮现重要失效模式，在可靠性设计中有针对性地采用相应纠正办法，以达到控制或消除这些失效模式目。普通半导体集成电路产品应控制重要失效模式有短路、开路、参数漂移、漏气等，其重要失效机理为电迁移、金属腐蚀、静电放电、过电损伤、热载流子效应、闩锁效应、介质击穿、u辐射软误差效应、管壳及引出端锈蚀等。6.2.3集成电路可靠性设计基本内容1.线路可靠性设汁性。线路可靠性设汁是在完毕功能设计同步，着重考虑所设汁集成电路

8、对环境适应性和功能稳定半导体集成电路线路可靠性设讣是依照电路也许存在重要失效模式，尽量在线路设讣阶段对原功能设计集成电路网络进行修改、补充、完善，以提高其可靠性。如半导体芯片自身对温度有一定敏感性，而晶体管在线路达到不同位置所受应力也各不相似，相应力敏感限度也有所不同。因而，在进行可靠性设讣时，必要对线路中元器件进行应力强度分析和敏捷度分析（普通可通过SPICE和关于模仿软件来完毕），有针对性地调节英中心值，并对英性能参数值容差范畴进行优化设汁，以保证在规左工作环境条件下，半导体集成电路整体输出功能参数稳定在规左数值范畴，处在正常工作状态。线路可靠性设汁普通原则是：（1）线路设计应在满足性能规

9、左前提下尽量简化：尽量运用原则元器件，选用元器件种类尽虽减少，使用元器件应留有一左余量，避免满负荷工作；在同样参数指标下，尽疑减少电流密度和功耗，减少电热效应影响：对于也许浮现瞬态过电应力，应采用必要保护办法。如在关于端口采用箝位二极管进行瞬态电压保护，采用串联限流电阻限制瞬态脉冲过电流值。版图可靠性设计版图可靠性设汁是按照设计好版图构造由平而图转化成所有芯片工艺完毕后三维图像，依照工艺流程按照不同构造晶体管（双极型或MOS型等）也许浮现重要失效模式来审查版图构造合理性。如电迁移失效与务部位电流密度关于，普通规左有极限值，应依照版图考察金属连线总长度，要通过多少爬坡，预测工艺误差范畴，il?算

10、出金属涂层最薄位置电流密度值以及浮现电迁移概率。止匕外，依照工作频率在超高频状况下平行线之间影响以及对性能参数保证限度，考虑有无浮现纵向或横向寄生品体管构成潜在通路也许性。对于功率集成电路中发热量较大晶体管和单元,应尽量分散安排，并尽量远离对温度敏感电路单元。工艺可靠性设计为了使版图能精确无误地转移到半导体芯片上并实现其规左功能，工艺设讣非常核心。普通可通过工艺模仿软件（如SUPREM等）来预测出工艺流程完毕后实现功能状况，在工艺生产过程中可靠性设讣重要应考虑：（1）原工艺设计对工艺误差、工艺控制能力与否予以足够考虑（裕度设讣），有无监测、监控办法（运用PCM测试图形）：%类原材料纯度保证限度

11、；工艺环境干净度保证限度；特泄保证工艺，如钝化工艺、钝化层保证，从材料、工艺到介质层质量（构造致密度、表而介而性质、与衬底介而应力等）保证。封装构造可靠性设计封装质量直接影响到半导体集成电路可靠性。封装构造可靠性设计应着重考虑：可靠性，涉及键合连接线、键合焊点牢固限度，特别是通过高温老化后性能变脆对键合拉力影响：芯片在管壳底座上粘合强度，特别是工作温度升高后，对芯片剪切力有无影响。此外,还应注意粘合剂润湿性，以控制粘合后孔隙率；管壳密封后气密性保证；封装气体质量与管壳内水汽含量，有无有害气体存在腔内：功率半导体集成电路管壳散热状况；管壳外管脚锈蚀及易焊性问题。可靠性评价电路设计为了验证可靠性设

12、讣效果或能尽快提取对工艺生产线、工艺能力有效工艺参数，必要通过相应微电子测试构造和测试技术来采集。因此，评价电路设计也应是半导体集成电路可靠性设计重要内容。普通有如下三种评价电路：（1）工艺评价用电路设汁重要针对工艺过程中误差范畴测左，普通采用方块电阻、接触电阻构成微电子测试构造来测试线宽、膜厚、工艺误差等。2）可靠性参数提取用评估电路设计针对双极性和CMOS电路重要失效模式与机理，借助某些单管、电阻、电容，尽量全而地研究出某些能评价苴重要失效机理评估电路。宏单元评估电路设汁针对双极型和CMOS型电路重要失效模式与机理特点，设讣某些能代表复杂电路中基本宏单元和核心单元电路微电子测试构造，以便通

13、过工艺流程研究其失效规律性。可靠性设计技术可靠性设计技术分类办法诸多，这里以半导体集成电路所受应力不同导致失效模式与机理为线索来分类，将半导体集成电路可靠性设il?技术分为：（1）耐电应力设汁技术：涉及抗电迁移设计、抗闩锁效应设计、防静电放电设计和防热载流子效应设计：.耐环境应力设计技术：涉及耐热应力、耐机械应力、耐化学应力和生物应力、耐辎射应力设计；稳泄性设计技术：涉及线路、版图和工艺方面稳怎性设讣。在下面几肖将对这些技术进行详细阐述。耐电应力设计技术半导体集成电路所承受过高电应力来源是多方面，有来自于整机电源系统瞬时浪涌电流、外界静电和干扰电噪声，也有来自于自身电场增强。此外，雷击或人为使

14、用不当（如系统接地不良,在接通、切断电源瞬间会引起输入端和电源端电压逆转）也会产生过电应力。过电流应力冲击会导致半导体集成电路电迁移失效、CMOS器件闩锁效应失效、功率集成电路中功率晶体管二次击穿失效和电热效应失效等；过电压应力则导致绝缘介质击穿和热载流子效应等。抗电迁移设计电迁移失效是在一上温度下，当半导体器件金属互连线上流过足够大电流密度时，被激发金属离子受电场作用形成离子流朝向阴极方向移动，同步在电场作用下电子通过对金属离子碰撞给离子动虽形成朝着金属模阳极方向运动离子流。在良好导体中，动量互换力比静电力占优势，导致了金属离子向阳极端净移动，最后在金属膜中留下金属离子局部堆积（引起短路）和

15、空隙（引起开路）。MOS和双极器件对这一失效模式都很敏感，但由于MOS器件属于高阻抗器件，电流密度不大，相对而言，电迁移失效对MOS器件影响比双极器件小。在各种电迁移失效模型中引用较多为下式EMTF”详Wcxp（芳）（6.1）式中，MTF是平均失效时间，A.八彳均为常数，W是金属条线宽，公是金属条厚度，1是电流密度，普通为2,位为激活能，k是玻尔兹曼常数，T是金属条绝对温度。为防止电迁移失效，普通采用如下设汁办法：（1）在铝材料中加入少量铜（普通含2?4%重量比），或加入少量硅（含0.3%重虽比），或在铝条上覆盖Al-Cu合金。含铜铝膜电迁移寿命是纯铝膜40倍，但在高温下铜原子在电场作用下会迁

16、移到PN结附近引起PN结劣化。在铝膜上覆盖完整钝化膜。减少互连线中电流密度。对于互连线厚度不不大于0.8um、宽度不不大于6um电流密度设计容限普通规立如下：有钝化层纯铝合金条，电流密度JA5X10sA/cm:;无钝化层纯铝或铝合金条，ZE2X10A/cm金膜，7八6X105A/cm=:其他各种导电材料膜条，X105A/cm:o对于VLSI中金属互连线电流密度设计容限规左应更加严格，应取7八2X10sA/cm=o事实上，这一设讣容限值是导体电流、温度和温度梯度函数。加强工艺控制精度，减少铝互连线工艺缺陷。金（Au）互连线系统有较好抗电迁移能力。为了防止形成Au-Si低熔点共晶体，需在金一硅之间

17、引入衬垫金属，如Pt-Ti-Pt-Au构造。（6）可考虑用铝、卷耳、氮化钛氮化鸽等高熔点金属代替铝作电极材料。抗闩锁设计CMOS集成电路具有n沟MOS和p沟MOS晶体管，不可避免地存在npnp寄生可控硅构造，在一泄条件下，该构造一旦触发，电源到地之间便会流过较大电流，并在npnp寄生可控硅构造中同步形成正反馈过程，此时寄生可控硅构造处在导通状态。只要电源不切断，虽然触发信号已经消失，业已形成导通电流也不会随之消失，此现象即为闩锁效应，简称闩锁（Latch-up）oCMOS半导体集成电路产生闩锁三项基本条件是：?外加干扰噪声进入寄生可控硅，使某个寄生晶体管触发导通。?满足寄生可控硅导通条件：+(

18、6.2)心+乙Rs+冬其中：和4分别为npn管和pnp管共基极电流增益；血和分别为npn管和pnp管发射极串联电阻；尼和尼分别为npn管pnp管EB结并联电阻。除了5乙与外加噪声引起初始导通电流关于外，所有以上各参数均由CMOS半导体集成电路版图和工艺条件决泄。?导通状态维持。当外加噪声消失后，只有当电源供应电流不不大于寄生可控硅维持电流或电路工作电压不不大于维持电压时，导通状态才干维持，否则电路退出导通状态。(2)抗闩锁设计原则抗闩锁可靠性设计总原则是：依照寄生可控硅导通条件，设法减少纵、横向寄生晶体管电流放大系数，减少阱和衬底寄生电阻，以提高导致闩锁触发电流阈值，破坏形成正反惯条件。(3)

19、版图抗闩锁设计?尽量增长寄生晶体管基区宽度，以减少苴对于横向寄生晶体管，应增长沟道MOS管与P沟道HOS管间距；对纵向寄生晶体管，应增长阱深，尽量缩短寄生晶体管基极与发射极n?区与P?区品巨离，以减少寄生电阻。尽屋多开设电源孔和接地孔，以便增长周界；电源孔尽量设立在P沟道MOS管与P阱之间，接地孔开设在接近P沟道MOS管P阱内，尽量减少P阱而积，以减少寄生电流。?采用阻断环构造，如图6.1所示。?采用保护环构造，如图6.2所示。?采用伪集电极构造，如图6.3所示。PMOS内逑比斯倒图6.1CMOS电路防闩锁阻断环构造pMOS的fti沪开nMOSW保沪环图6?2CMOS电路防闩锁保护构造/)图6

20、?3体硅CMOS电路伪集电极构造及等效电路(4)工艺抗闩锁设计?采用掺金、本征吸杂、中子或电子辐照等办法，以减少寄生晶体管电流放大系数阻:?在低阻n?衬底上生长rf外延层，再作p阱和n、p源接触，形成低阻衬底来减少衬底寄生电?用肖特基势垒代替扩散结制作MOS管源区和漏区。由于肖特基势垒结发射效率比pn结低得多，可大大削弱闩锁效应；?采用在绝缘衬底上生长硅外延层CMOS/SOI工艺技术。防静电放电设讣静电放电（ESD）失效可以是热效应，也可以是电效应，这取决于半导体集成电路承受外界过电应力瞬间以及器件对地绝缘限度。若器件某一引出端对地短路，则放电瞬间产生电流脉冲形成焦耳热，使器件局部金属互连线熔

21、化或芯片浮现热斑，以致诱发二次击穿，这就属于热效应。若器件与地不接触，没有直接电流通路，则静电源不是通过器件到地宜接放电，而是将存贮电荷传到器件，放电瞬间体现为产生过电压导致介质击穿或表而击穿，这就属于静电效应。防止半导体集成电路静电放电失效设讣办法重要有：（1）MOS器件防静电放电效应设计。图6.4为场效应管静电保护电路，图6.5为二极管防静电保护电路。双极型器件防静电放电失效设讣。图6.6为双极型器件防静电保护电路。CMOS器件防静电放电失效设计。图6.7是CMOS器件防静电保护电路。以上防静电保护电路中选用元件普通规左具备高耐压、大功耗和小动态电阻，使之具备较强抗静电能力。同步，还规左具

22、备较快导通速度和小等效电容，以减少保护电路对电路性能影响。图6?5MOS器件二极管防静电保护电路（a）保护电路：（b）构造剖而图：（c）等效电路图6.6双极型器件静电保护电路限流电阻：（b）钳位二极管,保伊电路Ly图6.7CMOS器件防静电保护电路a）采用多晶硅电阻：764D为引线直径（mm）:m是元器件质M（g）：g是重力加速度C?=980cm/s2）o?半导体集成电路工作环境有也许发生共振时，应在设计时做出恰当加固减振及隔离办法，弁经实验后采用。.耐辐射应力设计半导体集成电路在使用中会受到辐射应力作用，苴中最常用有中子辐射效应、总电离辐射效应、电磁脉冲烧毁、u粒子辐照软误差失效等。（1）器

23、件选取构成军用半导体集成电路所用器件，应选取抗辐射能力强器件。在各种半导体器件中，NMOS器件抗辐射能力最差，普通在军用半导体集成电路中选用较少，CMOS/SOS器件有较好抗辐射能力，双极型TTL器件和CMOS器件比较成熟，可靠性较高已广泛地应用于武器电子系统和其他抗辐射规左电子系统中。对于各种器件构成半导体集成电路，其加固与未加固耐辐射能力见表6.4,供设计时参照。表6.4各种半导体集成电路抗辐射能力比较微电路名称抗中子辐射能力（中子cm?）抗电离辐射能力（戈瑞（硅）/S）抗瞬时电离辐射能力（戈瑞（硅）/S）未加固加固未加固加固双极逻辑电路1X10141070610?10706107双极线性

24、电路10,210,510s2X1O31051070*FL(1?5)X10103104107(r107W?10$ECL1X101510s/106/CMOS/SOS1X1OI51X1O161X102107(r10709/CMOS1X10151X10210705106107?10?NMOS1X10151X1010210705/半导体集成电路辐射损伤阈值普通规泄达到：14,.耐中子辐射能力不不大于10中子/cm?:耐电离辐射能力IX12?IX106拉德（Si）:耐瞬时辐射能力1XIO?拉德（Si）o（2）双极型半导体集成电路耐辐射加固办法?采用介质隔离。与pn结隔离相比。它可使电路耐瞬间辐射能力提高一

25、种数虽：级以上：?平衡和补偿光电流。普通采用掺金TTL工艺和肖特基钳位TTLT艺（STTL）均有较好而寸辐射能力：?提高耐中子和电离辐射能力，尽量提高晶体管电流增益：?对高剂量率光电流需加以限制；?减小元器件几何尺寸，以相应减小有源器件和寄生元件尺寸；?尽量提高半导体集成电路工作速度。双极型线性半导体集成电路，由于采用了横向p叩晶体管，超增益晶体管和低工作电流，对中子辐射和电离辐射敏捷度都比较高，会引起各种运算放大器参数明显变化，辐射损伤阈值低。双极型器件加固工艺难度较大，常用办法除了采用以上加固办法外，还应对半导体集成电路各工艺（如氧化、退火和金属化互连线沉积）工艺条件实行精准控制，弁努力做

26、好表而钝化膜，沉枳各种膜都必要使之构造致密、完整。（3）CMOS半导体集成电路耐辐射加固办法军用CMOS电路耐辐射加固设汁重要问题是电离辐射效应。为了提高电离辐射损伤阈值，可采用下而某些加固工艺，使CMOS电路抗电离辐射损伤阀值提高一种数量级以上。?采用低温氧化工艺，如85CHC1水蒸气氧化、85C下氮气退火等，栅氧化层厚度可为70nm;?甘区用离子注入，在85。C下退火；?低温扩散，n岖扩散温度可用950C:?用电子束蒸发铝，蒸发源用氮化硼用锅。（4）封装构造及材料选取封装材料、半导体集成电路芯片保护膜材料以及金属化互连线材料，应选取有良好抗辐射性材料。（5）线路设计中耐辐射设计在线路设讣上

27、，要用限流电阻防止过大瞬时过电流，可用反向二极管来抵销某些光电流，还可以采用恰当退耦、旁路、滤波和反馈等办法来抵消辐射产生不良影响。4.耐软误差效应设计（1）软误差在构成半导体集成电路材料中，特别是在封装材料中，都会具有一泄放射性物质，如铀、社等，这些放射性物质所产生a射线照射到芯片表而，特别是照射到存贮器件上产生最大能量为9MeV,平均为5MeVo当粒子能量为5MeV时，约产生1.4X106电子空穴对。以MOSRAM为例，这些电子空穴对在器件体内以扩散方式运动，空穴移向衬底，电子被贮存势阱收集，从而使MOSRAM中存贮信息从“1状态转变为“0”丢失了信息“仁这就发生了暂时性误动作，但在下次写

28、入时仍能正常工作。它在器件构造上弁不留下任何缺陷（硬错误），它也不是完全随机地重复发生,因此把这种错误动作叫做软错误或软错误率（SER,SoftErrorRate）。各种材料中放射性元素具有量和射线流量率见表6.5。表6.5各种材料中放射性元素具有量和a射线流量率材料名称U具有址（ppb）Th具有址（ppb）a射线流量（个/cm：?H）沉积用铅24一陶瓷（B公司）800900.07陶瓷（A公司）98057000硅（C公司）20200.002聚酰亚胺（D公司）0.40.2一硅石（E公司）470117006硅石（F公司）150550.037注：射线流量率个/cn?.H是指每小时IcnF入射a射线数

29、（2）控制软误差效应办法减少软误差效应办法重要有：设法提高材料纯度，杜绝a射线发射源；芯片表而涂敷阻挡“射线保护层：在器件设讣方而应考虑防止电子一空穴对在有源区汇集：在电路和系统方面设法采用纠错电路。详细办法如下：?用聚酸胺等有机高分子化合物覆盖芯片表而，作为保护层削弱a粒子射入芯片能量：?减少电子和空穴寿命，如用lOtnf：中子辐照，可使16KDRAM软误差率改进50倍：?采用抗噪声能力强电路，如折叠位线方式等：?增长单位而积电荷存贮容量，如采用介电常数大材料：?在器件衬底表面附近设立势垒，防止电子或空穴扩散到有源区域。如在表面下而形成高浓度P型埋层，增长直接位于存贮节点下面P型掺杂浓度；?

30、减少位线电压浮动时间。5.耐化学应力与生物应力设计半导体集成电路产品有也许在比较恶劣气候环境中贮存、运送和使用。在气候环境诸因素中，潮湿、盐雾和霍菌是最常遇到并且影响最明显破坏因素。它对半导体集成电路能起到加速化学腐蚀与生物腐蚀作用。对这三方而防护性设计普通称为三防”设计。（1）防潮设计潮湿气候事实上是湿度和温度形成复杂环境。这种环境对电子产品可靠性危害很大，必要从原材料选取、构造改进和工艺等方而采用防潮办法：?在满足性能前提下，尽量采用吸湿性小并在湿热环境中性能稳泄材料；0. 5eV.以防?当设计两种金属材料直接接触时，应尽量选取电极电位接近材料，普通应不大于电化学腐蚀产生。某些金属耐腐蚀性

31、能见表6.6o?对防潮性能规定较高器件应设计密封外壳，内部抽?空或充以保护气体。表6.6某些金属耐腐蚀性能类别材料名称耐腐蚀性能1奥氏体形不锈钢（188型银佛钢）贵重金属（金、钳.链.艳等材料E稳定，不须任何保护层.可用于较严酷大气条件2铁素体和马氏体型不锈钢（俗73型不锈钢）铜和铜合金纯铝、铝锲、铝镁硅等合金钛烧、银.锡、铅及其合金材料耐腐蚀好.在普通大气条件（抬不含工业污秽物和盐雾室内外）不需要保护层，但在严酷大气条件下需要加保护层3碳钢、低合金钢和灰铸诜等铝硅、铝钢等合金锌和锌合金材料耐腐蚀性差，在普通大气条件下要加保护层（2）防霉设计半导体集成电路使用材料中如果具有震菌生长营养成分时，

32、在潮湿条件下会增进殆菌生长繁殖。器件表而长霉后，会导致漏电，绝缘电阻下降。当绝缘材料生霞达3级时，绝缘电阻下降100倍，抗电强度减少65%。霉菌代谢物甲酸性物质对器件构造材料具备腐蚀作用。进行防篷设计时应考虑如下三个方而：?防霉设计要与防潮设汁结合考虑，如优选三防涂料（见表6.7）:?尽量选用防霉性能良好材料：?设汁良好防签使用环境，应尽量控制温度、湿度，弁保持空气流通，必要时左期用紫外线消（3）防盐雾设计可以海浪舶击碎石而飞溅水沫构成雾状进入空气，这种悬浮在空气中气化雾状微粒称为盐雾。它随风飘入沿海地区，具重要成分为NaCl（占77.8%）,别的为MgCL（占10.9%）、MgC0$、CaS

33、O.等。盐雾在物体表而弁溶于水中，在普通温度下就能对半导体集成电路材料、构造件等产生腐蚀作用，使表面、接点处变糙而减少可靠性。防盐雾设计技术规左如下：?必要使半导体集成电路同盐雾环境隔离开来，普通采用加密封装/罐装或涂复等办法：?在半导体集成电路表而上形成金属保护镀层，可采用电镀、热浸、化学和电化学等办法涂敷。镀层厚度有一泄规泄，但弁非越厚越好，推荐防护镀层厚度见表6.8。表6.9为电镀和化学涂覆层特性和用途。表6.7三防优选涂料名称性能特点与用途锌黄过氯乙烯一氯化橡胶底漆具备良好耐湿热、耐盐雾、耐人匚海水及蒸锚水等性能。与钢.铝合金、镁合金有良好附着力，合用于湿热环境及海洋性气候条件。过氯乙

34、烯一氮化橡胶三防清漆具备良好防霉（0级）、耐湿热、耐盐雾、耐人工海水性能，有一定耐化学腐蚀性能，并有良好机械性能，合用于湿热、海洋性气候及岛湿隔离热涂层表面防护。各色过氯乙烯一氮化橡胶三防磁漆具良好防霉（0级）、耐湿热、耐盐雾.耐人匚海水性能.有一定耐化学腐蚀性能。合用于湿热、海洋气候条件钢、铝合金、镁合金表面涂覆。各种丙烯酸磁漆有较好二防性能。漆膜光亮.保光、保色性好。合用于仪湍、仪表金屈表而装饰防护。电机灰聚氯酯漆有较好三防性能及优良耐磨性能.与金屈材料.塑料有良好附着力.可用作三防电机.电器保护装饰涂料。有机硅改性聚氨酯三防涂料有良好三防性能和绝缘性能解决。.合用于电子、电器等金屈印制电

35、路板.元器件三防?聚氨酯清漆有良好三防性能和绝缘性能件三防解决。.工艺性能好、价格低廉、合用于印制电路板.儿崩表6.8推荐防护镀层厚度基材镀层推荐厚度（um）材料名称气候环境严重度I（腐蚀重）气候环境严重度II（腐蚀中）气候环境严重度III（腐蚀轻）气候环境严重度IV（普通海洋m层暗惋20?2515-207?1020?25“层令艮20?2515?207?1020?25“学镀银15?207103515?20铜Ni20?25Ni15?20Ni7?10Ni20?25“层亮偌Cr0.3-1Cr0.3-1Cr0.3-1Cr0?3?1及“层暗偌Ni20?25Ni15?20Ni7?10Ni20?25铜Cr0

36、.3-1Cr0.3-1Cr0.3-1Cr0?3?1银亮镀银镀银层15-2015?207?10合儿儿黑化15?2015?207?10金金度金Ag2?3Au5?7Ag2?3Au2?3Ag12Au12Ag23Au57锡参照钢铁镀层镀暗锌镀锌彩30?3515?207?1130?35红色钝化30?3515?207?1030?35锌镀锌军绿色钝30?3530?3515-2030?35化钢镉镀暗镉镀彩虹镉钝化25?3025?3015?2015?2071071030?4025?30铜艘铜防锅25?30预镀CuCrNi15?20Cu25总20?2520?30CuCrNi7?10C2?5总10?1515?20CuCrNi7?10Cu25总10?1525?30CuCrNi20?25Cu25总25?30“层镀亮银“层镀暗银Cu30?35Ni15?20总40?50Cu25-30Ni15?20总35-40Cu10?20Ni10?15总15?20Cu15?20Ni10?15总30?35Cu10-15Ni510总15?30Cu10?15Ni5?10总15?20Cu25-35Ni15?20总40?45Cu30?35Ni15?20总40?50锡“热熔锡Cu3?5Sn15-20总20?25Cu15?20Sn3?5总20?25Cu3?5Sn12?15总15?20Cu