GPS同步数据采集

1、GPS同步数据采集系统的设计一.总体框图二.高速采集存储卡电路框图11Vb或股MK变*S*高速数据采集存储卡去W D0-DI3*自 ftttk叫RAN控制植号三. GPS同步时标控制卡电路框图内扃功值号时虻HW取和聚集卡AJA19Iad.ram控制信号M *f 讯别:讯别CPS接收机WPS 博号 GPS时标产生环常度 晶弟作裁1。位地址sw顿存器1诡址译码及控耕产生PC机一人“、士日、，、，,、曜副特邑一AD米集的速率最高为5MHz,精度为12位.若AD卡上每PC机A0-AJ9FCHS通道上安装2片1MX8位的SRAM存储器，则可记录0.2秒（即10个周波）的数据其中故障后为约50ms的数据，

2、故障前为150ms的数据.每个采集点均带有与GPS同步的绝对时标，时标 精度为0.2us.采用两套或多套GPS同步高速采集系统可实现大地域范围的异地同步采集. 此时的同步精度优于1us.该系统可用于电力系统的瞬态记录分析，研究事件发 生的先后次序和因果关系.2.2工作原理简述GPS同步高速采集系统有“采集”和“读写”两种工作方式。平时，系统处 于“采集”数据等待线路故障触发状态。此时，系统在硬件逻辑电路控制下按 5MHz的速率自动进行数据的采集，刷新卡上存储器中的数据，无需PS机干预。 当AD卡上装1MX8位的SRAM芯片时，系统总能保存当前最新的200ms采集数据。 当一个或多个故障触发信号

3、到达后，系统会自动记录触发事件的准确发生时刻， 并延时约50ms后，自动停止采集转入“读写”方式，并通知PC机。在“读写” 方式下PC机可将AD卡上6个通道约12M字节的数据转存到硬盘中。然后启动系 统进入“采集”状态，等待下一个故障的触发。3 GPS同步控制卡GPS同步控制卡的电路框图如下图所示。本卡主要由一块GPS接收机OEM板， 一个高稳定度的10MHz恒温晶振，四片超大规模的可编程逻辑芯片及一片 AT89C51单片机构成。控制卡通过一个DB9插座，一个DB25插座和一个40芯的插座（CON40）与 外部相连，并通过ISA总线与PC机相连。3. 1接口功能简述DB9插座：接PC机的COM

4、1或COM2串口，可以输出GPS定时，定位及卫 星状态的完整信息。DB25插座：接常规定位系统的触发启动输出。也可接GPS接收机状态监 视用显示板。CON40控制总线：控制卡通过40芯的扁平电缆与3块AD卡相连。PC机ISA总线：该接口是与PC机交换信息的接口。2. 3. 2部件功能简述：GPS OEN板：接GPS天线输入，可输出1PPS脉冲信号和当前年、月、日、 时、分、秒，整秒时标及定位信息的RS232信号（TTL电平）89C51单片机：接收GPS块输出的整秒时标数据。当系统捕捉到故障触发 后，将秒以下的细分时标和整秒时标经ISA总线传给PC机。大规模逻辑芯片（GPS-TAG）：负责产生秒以下细分时标，控制总线CON40 发送给三块高速AD卡。大规模逻辑芯片（DECCS）:负责与PC机的ISA总线接口，产生出系统 需要的各种片选及译码控制信号。大规模逻辑芯片（ASCNT20）：负责产生与GPS同步的AD转换信号和20 位地址线信号。大规模逻辑芯片（TRIGLGC）：负责处理外部触发信号输入