第三章 组合逻辑电路习题课

1、第3章 组合逻辑电路习题课本章小结本章主要介绍了以下内容:2022/7/132一、组合逻辑电路的基本概念 1.定义 2.结构特点 (1) 电路由逻辑门构成，不含记忆元件； (2) 输入信号是单向传输的，电路中不含反馈回路； 3.功能描述 真值表；表达式；卡诺图；电路图；波形图 3二、SSI构成的组合逻辑电路的分析和设计1.分析步骤 (1)从输入端开始，逐级推导出函数表达式 ;(2)列真值表 (3)确定逻辑功能 2.设计步骤 (1)列真值表；(2)写最简表达式； (3)画逻辑电路2022/7/134三、MSI组合逻辑电路的工作原理及应用 1.功能表、简化逻辑符号2.典型应用(1) 用二进制译码器

2、设计组合逻辑电路 (2) 用数据选择器设计组合逻辑电路 2022/7/132022/7/1352.利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。四、只读存储器的工作原理及应用 1.ROM由地址译码器和存储体两部分构成。（1）地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；（2）存储体实现了有关最小项的或运算。ROM实际上是由与门阵列和或门阵列构成的组合电路。62.逻辑冒险、功能冒险的检查 3.冒险的消除方法 五、组合逻辑电路中的竞争和冒险1.竞争和冒险的概念 (1) 1型冒险和0型冒险； (2) 逻辑冒

3、险和功能冒险 ； 2022/7/132022/7/137六、例题讲解1.设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。解：(1)列真值表8A B C DF0 0 0 000 0 0 100 0 1 000 0 1 100 1 0 000 1 0 110 1 1 010 1 1 11A B C DF1 0 0 011 0 0 111 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 12022/7/139(3)画逻辑电路(2)写最简表达式AB CD 11101111101001

4、0110100F = A + BD + BC = A BD BC2022/7/13102022/7/13相应的电路图如下所示： 112. 分析如下图所示电路的逻辑功能。 2022/7/1312解：(1)从输入端开始，逐级推导出函数表达式 (2)列真值表 2022/7/1313A B CF1 F20 0 00 00 0 11 10 1 01 10 1 10 11 0 01 01 0 10 01 1 00 01 1 11 1(3)确定逻辑功能 假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了全减器的功能。2022/7/1314A、B、C、F1、F2分别表示被减

5、数、减数、来自低位的借位、本位差、本位向高位的借位。ABCF1F2被减数 减 数 借 位 差 2022/7/13153.试用74151实现下列函数： 2022/7/132022/7/1316解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为3维。17 00001DDDD010110100ABCD6D7D5D41D2D3D1D0010110100A2A1A0D0 = D3 = D, D1 = D2 = D, D4 = D5 = D6 = D7 = 0 令A=A2 、B=A1 、C=A0 则：2022/7/1318相应的电路图如下所

6、示： 2022/7/132022/7/1319解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为3 维。2022/7/1320 011111110010110100ABCD6D7D5D41D2D3D1D0010110100A2A1A0D0 = D6= 0, D1 = D2 = D3 = 1， 令A=A2 、B=A1 、C=A0 则：D4 = D5 = D7 = 1 2022/7/1321相应的电路图如下所示： 22解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为

7、3 维。101111101110010110100ABCD2022/7/132022/7/1323D6D7D5D41D2D3D1D0010110100A2A1A0 1D00100DD010110100ABCD0 = D7 = D, D1 = D, D2 = D3 = D4 = D5 = 0。 D6 = 1, 令A=A2 、B=A1 、C=A0 则：24相应的电路图如下图所示： 2022/7/132022/7/13254.试用74138实现下列函数： 2022/7/13262022/7/13272022/7/13282022/7/13292022/7/13302022/7/13312022/7/

8、1332335. 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为： F1 ：ABCD是4的倍数。 F2 ：ABCD比2大。 F3 ：ABCD在811之间。 F4 ：ABCD不等于0。2022/7/1334解：由题意，各函数是4变量函数，故须将74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端 A3 、A2 、A1 、A0 ，可写出各函数的表达式如下：2022/7/13352022/7/1336实现电路如下图所示： 2022/7/132022/7/1337课堂练习1.用74151实现下列逻辑函数2.用一片74138实现下列逻辑函数202

9、2/7/1338四位超前进位全加器A0A3：被加数， B0B3 ：加数，S0S3：输出和， CO：进位输出，CI：低位向高位的进位。2022/7/1339 A3 A0 和 B3 B0 ： 4位二进制数； FAB FA=B FAB)i （A=B)i （AB)i三个级联输入端（1）管脚介绍4位数值比较器（2）功能表单块或多块串联时的功能表2022/7/1340多块并联时的功能表单块或多块串联时的功能表2022/7/13412022/7/1342（3）工作原理 A3 B3，则可直接得出比较结果。 A3 B3 ，FAB = 1 ， FA=B = FAB = 0 ； A3 B3 ，FAB = 0 ；由功

10、能表可以看出进行数据比较时，先比较最高位，最位相等再比较次高位，依次类推。 A3= B3 ，再比较低位A2B2，依次类推。 A3 A0 = B3 B0 ，看级联输入 （AB)i （A=B)i （AB)i集成3位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX 0表示是编码输出； YEX 1表示不是编码输出。集成3位二进制优先编码器74LS1482022/7/1343集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效2

11、022/7/1344集成二进制译码器74LS138A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、 时，译码器处于禁止状态。2022/7/1345真值表输入：自然二进制码输出：低电平有效2022/7/1346集成数据选择器集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y0。2022/7/1347集成8选1数据选择器74LS1512022/7/134874LS151的真值表2022/7/1349集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端G1=1G2A=0地