电子电路基础：第2章 基本运算电路

1、第二章 基本运算电路 2.1 基本逻辑门电路 2.4 集成运放运算电路 2.2 TTL逻辑门电路 2.3 CMOS逻辑门电路1 2.1基本逻辑门电路2.1.1 基本逻辑运算 2.1.4 DTL与非门2.1.2 二极管与门及或门电路2.1.3 非门电路2 2.1.1 基本逻辑运算数字电路：又称开关电路，其电子器件工作在“导 通”和“截止”两种状态。在逻辑代数中以“0”和“1”表示。逻辑运算：按一定的逻辑规律进行运算。基本运算分为与、或、非三种。3 2.1.1 基本逻辑运算一、与运算决定某一事件的所有条件都具备时,该事件才发生灭断断亮合合灭断合灭合断灯 Y开关 B开关 A开关 A、B 都闭合时，灯

2、 Y 才亮。 4 2.1.1 基本逻辑运算11 1YA B00 000 101 0逻辑表达式有 0 出 0；全 1 出 1 逻辑符号Y = A B 或 Y = AB真值表5 2.1.1 基本逻辑运算二、或运算 决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。灭断断亮合合亮断合亮合断灯 Y开关 B开关 A 开关 A 或 B 闭合或两者都闭合时，灯 Y 才亮。6 2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表Y = A + B 00 011 1YA B10 111 0有 1 出 1，全 0 出 0 7 2.1.1 基本逻辑运算三、非运算 决定某一事件的条件满足时，事件不发生；反

3、之事件发生。 开关闭合时灯灭， 开关断开时灯亮。 8 2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表Y = A AY01109 2.1.2 二极管与门及或门电路一、二极管与门3KR+VCC(+5V)VD1VD2VD3ABC(a)电路图ABCL&(b)逻辑符号L=A.B.C(c)逻辑表达式10 2.1.2 二极管与门及或门电路二、二极管或门ABCL1(b)逻辑符号(a)电路图3KRVD1VD2VD3ABCLL=A+B+C(c)逻辑表达式11 2.1.3 非门电路(a)电路图VTRCRBAL+VCCAL1(b)逻辑符号(c)逻辑表达式12 2.1.4 DTL与非门由二极管与门和三极管非门串联而成

4、，称为二极管三极管逻辑门（Diode-Transistor-Logic），简称为DTL与非门。VTRCLR1+VCC(+5V)VD1VD2VD3ABCR2VD4VD5PbABCL&L=A.B.C13 2.1.4 DTL与非门工作原理： 当A、B和C端都接高电平（+5V）时，VD1、VD2和VD3截止，而VD4、VD5和VT导通。选合理的R1、R2和三极管参数，使三极管工作在饱和区，则UL=UCES=0.3V，即为低电平。 当A、B和C端中有一为低电平（0.3V）时，对应的输入二极管导通，P UTH，则与非门开通， 输出低电平UOL；uI UGS(th)N +UGS(th)P且 UGS(th)N

5、 =UGS(th)P UGS(th)N增强型 NMOS 管开启电压AuIYuOVDDSGDDGSBVPVNB NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。.uGSN+-增强型 PMOS 管开启电压uGSP+-UGS(th)PuGSN UGS(th)N 时，增强型 NMOS 管导通uGSN UGS(th)N 时，增强型 NMOS 管截止OiDuGSUGS(th)N增强型 NMOS 管转移特性uGSP UGS(th)P 时，增强型 PMOS 管截止OiDuGSUGS(th)P增强型 PMOS 管转移特性AuIYuOVDDSGDDGSBVP

6、VNB（一）电路基本结构 UIL = 0 V，UIH = VDD35AuIYuOVDDSGDDGSVPVNUIL = 0VuGSN+-uGSP+-截止导通VN 截止， 输入为低电平，UIL = 0V时，uGSN = 0V UGS(th)N，VP 导通,uGSP = uGP-uSP = 0V -VDD UGS(th)P 2.3 CMOS逻辑门电路（二）工作原理 uOVDD 为高电平。ROFFNRONPuO+VDDSDDS导通电阻 RON UGS(th)N，VN 导通，uGSP = VDD-VDD = 0V UGS(th)P，VP 截止， 输入为高电平，UIH = VDD 时，截止导通 2.3 C

7、MOS逻辑门电路（二）工作原理 可见该电路构成 CMOS 非门，又称 CMOS 反相器。 无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD 0。因此 CMOS 反相器静态功耗极微小。 uO0V 为低电平。RONNROFFPuO+VDDSDDS导通电阻 RON 截止电阻 ROFF37 2.3 CMOS逻辑门电路二、其它功能的 CMOS 门电路 （一）CMOS 与非门ABVDDVPBVPAVNAVNBY与非门结构特点：驱动管相串联，负载管相并联。 每个输入端对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管，PMOS 管为负载管。输入端与它们的栅极相连。38ABVDDVPBV

8、PAVNAVNBY 2.3 CMOS逻辑门电路 CMOS 与非门工作原理导通导通截止截止110 当输入均为高电平时：驱动管均导通，负载管均截止，输出为低电平。39 2.3 CMOS逻辑门电路 CMOS 与非门工作原理 当输入中有低电平时：ABVDDVPBVPAVNAVNBY截止导通01因此 Y = AB低电平输入端相对应的驱动管截止，负载管导通，输出为高电平。40 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。（二）CMOS 三态输出门 AENVDDYVP2VP1VN1VN2低电平使能的 CMOS 三态输出门工作原理001导通导通

9、Y=A110截止截止Z EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态门。 EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影响 CMOS 反相器工作。 Y=A 2.3 CMOS逻辑门电路41 2.4 集成运放运算电路 由于运放的开环放大倍数很大，输入电阻高，输出电阻小，在分析时常将其理想化，称其所谓的理想运放。理想运放的条件虚短路放大倍数与负载无关。分析多个运放级联组合的线性电路时可以分别对每个运放进行。虚断路运放工作在线性区的特点在分析信号运算电路时对运放的处理42 2.4 集成运放运算电路一、比例运算电路作用：将信号按比例放大

10、。类型：同相比例放大和反相比例放大。43为提高精度，一般取（1）反相比例运算电路利用虚短和虚断得输出与输入反相 2.4 集成运放运算电路44 2.4 集成运放运算电路（2）同相比例运算电路利用虚短和虚断得输出与输入同相电压跟随器45 2.4 集成运放运算电路二、加减运算电路由虚短、虚断得：若则有（加法运算）输出再接一级反相电路可得（1）加法运算电路46 2.4 集成运放运算电路（2）减法运算电路第一级反相比例第二级反相加法1、利用反相信号求和以实现减法运算即当 时得（减法运算）47 2.4 集成运放运算电路 从结构上看，它是反相输入和同相输入相结合的放大电路。2、利用差分式电路以实现减法运算当

11、则若继续有则 根据虚短、虚断和N、P点的KCL得：48 2.4 集成运放运算电路3、由三个集成运放构成的高性能放大电路仪器放大器uo2+AARRRWui1ui2uo1ab+R1R1AR2R2uo+-49 2.4 集成运放运算电路uo2+AARRRWui1ui2uo1ab+-虚短路：虚断路：50 2.4 集成运放运算电路uo2R1R1AR2R2uo+uo1三运放电路是差动放大器，放大倍数可变。由于输入均在同相端，此电路的输入电阻高。51式中，负号表示vO与vS在相位上是相反的。根据“虚短”，得根据“虚断”，得即因此电容器被充电，其充电电流为设电容器C的初始电压为零，则（积分运算）积分电路 2.4

12、 集成运放运算电路三、积分与微分电路（1）积分电路5210K5000PF 2.4 集成运放运算电路例 设右图的积分电路中，vs的初始电压为零。当输入波形如右图时，试画出输出电压v0的波形，并标出幅值。vs/Vt/st1t24012005-10v0/Vt/st1t24012008解：当0t40 s当40t120 s53 2.4 集成运放运算电路(2) 微分电路 同样可根据“虚短”、“虚断”，以及电容两端电压和电流的关系可得： 当输入阶跃波时，输出则为脉冲波。54 2.4 集成运放运算电路四、对数与指数电路（1）对数电路其中，IES 是发射结反向饱和电流，vO是vS的对数运算。-利用PN结的指数特

13、性实现BJT的发射结有注意：vS必须大于零，电路的输出电压小于0.7伏利用虚短和虚断，电路有当 时，55 2.4 集成运放运算电路vO是vS的反对数运算（指数运算）利用虚短和虚断，电路有要求以上两个电路温漂很严重，实际电路都有温度补偿电路（2）指数电路-利用PN结的指数特性实现56电子技术第二章 结束模拟电路部分57例1 图中，已知运放的最大输出电压Uom=14V，t=0时刻电容C两端电压uC=0V，试求开关S闭合时电压uO1、uO2的表达式。 解： 该电路由两级电路构成，第一级为电压跟随器，第二级为积分电路，所以当开关S闭合时，可得第一级uo1=1V，第二级输出为但uO2不能超过运放的最大输出值14V，故uO2的表达式为58例2 如图,稳压管已稳压工作,已知稳压值UZ6V,R1R230k，R3为30k电位器,试求输出电压所能达到的最大值和最小值。解：当滑动变阻器动点移到最下端时， 电路成为反相比例运算电路，输入信号即稳压管两端的电