pwm信号发生器pwm信号发生器详细版.实验报告详细版

1、第 PAGE5 页 共 NUMPAGES5 页最新教学课件EDA实验报告学院：电气学院班级：电科1班学号：12401720_6姓名：刘明煌实验三 PWM信号发生器的设计实验目的进一步熟悉掌握Quartus 。进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的应用。学习和掌握VHDL进程语句和元件例化语句的使用。实验内容设计并调试好PWM信号发生器电路PWM.VHD,并用GW48-CK或其他EDA实验开发系统进行硬件验证。实验条件开发软件：Quartus 。实验设备：GW48-CK EDA实验开发系统。拟用芯片：EP2C8Q208C8N。实验设计系统原理框图为了简化设计并便于显示，本信号发

2、生器电路PWM的设计分为两个层次，其底层电路可，再由包括两个完全相同的加载加法计数器LCNT8而成。PWM电路图VHDL程序PWM信号发生器的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。加载加法计数器LCNT8的VHDL程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN INTEGER RANGE 0 TO 255;CAO:OUT STD_LOGIC);END ENTITY LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL

3、 COUNT:INTEGER RANGE 0 TO 255;BEGINIF CLKEVENT AND CLK=1THENIF LD=1THEN COUNTCLK,LD=LD1,D=A,CAO=CAO1);U2:LCNT8 PORT MAP(CLK=CLK,LD=LD2,D=B,CAO=CAO2);PROCESS(CAO1,CAO2)ISBEGINIF CAO1='1'THEN SPWM='0'ELSIF CAO2'EVENT AND CAO2='1'THEN SPWM='1'END IF;END PROC

4、ESS;LD1=NOT SPWM;LD2=SPWM;PWM=SPWM;END ARCHITECTURE ART;3）工程编译后：4）仿真波形设置本程序包括两个程序，因此先进行底层的加载加法计数器LCNT8的仿真，在进行顶层PWM的仿真，下图为PWM的输入设置及可能结果估计图。5）管脚锁定文件根据PWM电路原理图，本设计实体的输入有A,B以及脉冲信号CLK，输出为PWM。实验结果及总结1）仿真图如下：PWM2）可能出现的问题在上面的程序运行中，会出现仿真有瑕疵，不稳定。应将LCNT8的VHDL程序修改为：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTIT

5、Y LCNT8 ISPORT(CLK,LD:IN STD_LOGIC;D:IN INTEGER RANGE 0 TO 255;CAO:OUT STD_LOGIC);END ENTITY LCNT8;ARCHITECTURE ART OF LCNT8 ISSIGNAL COUNT:INTEGER RANGE 0 TO 255;BEGINPROCESS(CLK) ISBEGINIF CLK'EVENT AND CLK='1'THENIF LD='1'THEN COUNT=D;ELSE COUNT=COUNT+1;END IF;END IF;END PROCESS;PROCESS(COUNT,CLK) ISBEGINIF CLK'EVENT AND CLK='1'THENIF COUNT=255 THEN CAO='1&