计算机组成原理重点难点剖析(大连)2010-12-10

1、哈尔滨工业大学哈尔滨工业大学唐朔飞唐朔飞20102010年年1212月月1010日日 使读者对计算机总体结构有一概括的了解，使读者对计算机总体结构有一概括的了解，初步建立整机概念，并引导学生以宏观思想为指初步建立整机概念，并引导学生以宏观思想为指导，微观物质为基础的辩证唯物主义观点来认识导，微观物质为基础的辩证唯物主义观点来认识计算机。计算机。第第篇篇 概论概论计算机计算机第篇第篇计算机系统的硬件结构计算机系统的硬件结构计算机计算机I/O系统总线系统总线存储器存储器CPU CPU内部互连内部互连ALUCU寄存器寄存器中央处理器中央处理器第第篇篇 CPU计算机计算机I/O系统总线系统总线存储器存

2、储器CPU CPU内部互连内部互连ALUCU寄存器寄存器中央处理器中央处理器寄存器寄存器和解码器和解码器控制单元控制单元排队排队逻辑逻辑控制控制存储器存储器第篇第篇 CU计算机计算机I/O系统总线系统总线存储器存储器CPU基本概念基本概念1. .计算机系统及计算机系统的层次结构计算机系统及计算机系统的层次结构计算机系统的层次结构计算机系统的层次结构高级语言高级语言虚拟机器虚拟机器 M3汇编语言汇编语言虚拟机器虚拟机器 M2操作系统操作系统虚拟机器虚拟机器机器语言机器语言实际机器实际机器 M1微指令系统微指令系统微程序机器微程序机器 M0用编译程序翻译用编译程序翻译成汇编语言程序成汇编语言程序用

3、汇编程序翻译用汇编程序翻译成机器语言程序成机器语言程序用机器语言解释操作系统用机器语言解释操作系统用微指令解释机器指令用微指令解释机器指令由硬件直接执行微指令由硬件直接执行微指令软软件件硬硬件件虚拟机器虚拟机器 M4虚拟机器虚拟机器 M3虚拟机器虚拟机器 M2实际机器实际机器 M1微程序机器微程序机器 M0基本概念基本概念1. .计算机系统及计算机系统的层次结构计算机系统及计算机系统的层次结构2. .硬件、计算机、主机、硬件、计算机、主机、CPU、主存、主存、 辅存、外部设备辅存、外部设备3. 软件、系统软件、应用软件软件、系统软件、应用软件4. .高级语言、汇编语言、机器语言高级语言、汇编语

4、言、机器语言7. .机器字长、指令字长、存储字长机器字长、指令字长、存储字长8. 计算机硬件技术指标计算机硬件技术指标6. 存储单元、存储元件、存储基元、存储字、存储单元、存储元件、存储基元、存储字、 存储字长、存储容量存储字长、存储容量5. 计算机组成和计算机体系结构计算机组成和计算机体系结构基本概念基本概念123567984CU控制控制单元单元主存储器主存储器MDRMAR存储体存储体CPUPC控制器控制器IR运算器运算器MQACCALUXI/O重点重点：主机完成一条指令的信息流程主机完成一条指令的信息流程 ( (以存数指令为例以存数指令为例) )取指令取指令分析指令分析指令执行指令执行指令

5、取指阶段取指阶段执行阶段执行阶段 访存访存访存访存完成一条指令完成一条指令难点难点如何区分存放在存储器中的指令和数据如何区分存放在存储器中的指令和数据取指阶段取出的是取指阶段取出的是 指令指令执行阶段取出的是执行阶段取出的是 数据数据重点重点1. .有关总线的基本概念有关总线的基本概念什么是总线总线上信息传输的特点什么是总线总线上信息传输的特点总线宽度总线带宽总线复用总线传输周期总线宽度总线带宽总线复用总线传输周期例例 假设总线的时钟频率为假设总线的时钟频率为 100 MHz，总线的传输周期为，总线的传输周期为 4 个个时钟周期，总线的宽度为时钟周期，总线的宽度为 32 位，试求总线的数据传输

6、率。若位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？想提高一倍数据传输率，可采取什么措施？解：解：根据总线时钟频率为根据总线时钟频率为100 MHz， 得得 1 个时钟周期为个时钟周期为 1/100 MHz = 0.01s 总线传输周期为总线传输周期为 0.01s4 = 0.04s 由于总线的宽度为由于总线的宽度为 32 位位 = 4 B（字节）（字节）故总线的数据传输率为故总线的数据传输率为 4 B/（0.04s）=100 MBps总线带宽（总线的数据传输率）总线带宽（总线的数据传输率）与总线的宽度和总线的时钟频率有关与总线的宽度和总线的时钟频率有关例例 假设总线的时钟频

7、率为假设总线的时钟频率为 100 MHz，总线的传输周期为，总线的传输周期为 4 个个时钟周期，总线的宽度为时钟周期，总线的宽度为 32 位，试求总线的数据传输率。若位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？想提高一倍数据传输率，可采取什么措施？总线带宽（总线的数据传输率）总线带宽（总线的数据传输率）与总线的宽度和总线的时钟频率有关与总线的宽度和总线的时钟频率有关 若想提高一倍数据传输率若想提高一倍数据传输率 (1) 在不改变总线时钟频率的前提下在不改变总线时钟频率的前提下 数据线宽度改为数据线宽度改为 64 位位 (2) 保持数据宽度为保持数据宽度为 32 位位 总线

8、的时钟频率增加到总线的时钟频率增加到 200 MHz。重点重点2. .如何克服总线的瓶颈如何克服总线的瓶颈3. .如何对总线进行管理，包括判优控制和如何对总线进行管理，包括判优控制和 通信控制通信控制1. .有关总线的基本概念有关总线的基本概念什么是总线总线上信息传输的特点什么是总线总线上信息传输的特点总线宽度总线带宽总线复用总线传输周期总线宽度总线带宽总线复用总线传输周期 （1） 集中式判优控制方式一集中式判优控制方式一 链式查询链式查询总总线线控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG数据线数据线地址线地址线BS -总线忙总线忙BR-总线请求总线请求BG-

9、总线同意总线同意 0BS -总线忙总线忙BR-总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0BSBRI/O接口接口1I/O接口接口n设备地址设备地址（2）集中式判优控制方式二）集中式判优控制方式二 计数器定时查询计数器定时查询I/O接口接口1 计数器计数器设备地址设备地址 1排队器排队器排队器排队器（3）集中式判优控制方式三）集中式判优控制方式三 独立请求独立请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-总线同意总线同意BR-总线请求总线请求同步通信同步通信 采用公

10、共时钟（结合波形）采用公共时钟（结合波形）难点：难点：总线的通信控制总线的通信控制 读读命令命令同步式数据输入同步式数据输入T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 数据数据同步通信同步通信 采用公共时钟（结合波形）采用公共时钟（结合波形）难点：难点：异步通信异步通信 应答方式（不互锁、半互锁、全互锁）应答方式（不互锁、半互锁、全互锁）总线的通信控制总线的通信控制不互锁不互锁半互锁半互锁全互锁全互锁异步通信异步通信主设备主设备从设备从设备请请求求回回答答单机单机多机多机网络通信网络通信同步通信同步通信 采用公共时钟（结合波形）采用公共时钟（结合波形）难点：难点：异步通信异步

11、通信 应答方式（不互锁、半互锁、全互锁）应答方式（不互锁、半互锁、全互锁）半同步通信半同步通信 采用公共时钟插入等待周期采用公共时钟插入等待周期总线的通信控制总线的通信控制 读读 命令命令WAIT 地址地址 数据数据 时钟时钟总线传输周期总线传输周期T1T2TWTWT3T4半同步通信（半同步通信（同步同步、异步异步 结合）结合）同步通信同步通信 采用公共时钟（结合波形）采用公共时钟（结合波形）难点：难点：异步通信异步通信 应答方式（不互锁、半互锁、全互锁）应答方式（不互锁、半互锁、全互锁）半同步通信半同步通信 采用公共时钟插入等待周期采用公共时钟插入等待周期分离式通信分离式通信 均为主模块、同

12、步方式均为主模块、同步方式 最充分发挥了总线的有效占用最充分发挥了总线的有效占用总线的通信控制总线的通信控制1. 存储系统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用 程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点 缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存CPU主存主存辅存辅存10 ns20 ns200 nsms缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器虚地址虚地址逻辑地址逻辑地址实地址实地址物理地址物理地址主存储器主存储器（速度）（速度）（容量）（容量）1. 存储系

13、统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用 程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点2. 主存、主存、Cache、磁表面存储器的工作原理、磁表面存储器的工作原理及技术指标及技术指标 主存的基本组成主存的基本组成存储体存储体驱动器驱动器译码器译码器MAR控制电路控制电路读读写写电电路路MDR地址总线地址总线数据总线数据总线读读写写 主存和主存和 CPU 的联系的联系MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写 Cache 的基本结构的基本结构Cache替换机构替换机构C

14、ache存储体存储体主存主存Cache地址映射地址映射变换机构变换机构由由CPU完成完成磁记录原理磁记录原理写写局部磁化单元局部磁化单元载磁体载磁体写线圈写线圈SNI局部磁化单元局部磁化单元写线圈写线圈SN铁芯铁芯磁通磁通磁层磁层写入写入“0”写入写入“1”IN读线圈读线圈S读线圈读线圈SN铁芯铁芯磁通磁通磁层磁层运动方向运动方向运动方向运动方向ssttffee读出读出 “0”读出读出 “1”读读磁记录原理磁记录原理主存主存 容量容量 速度速度 带宽带宽Cache 容量容量 速度速度 访问效率访问效率 命中率命中率 平均访问时间平均访问时间磁盘磁盘 容量容量 记录密度记录密度 平均寻址时间平均

15、寻址时间 数据传输率数据传输率技术指标技术指标1. 存储系统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用 程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点2. 主存、主存、Cache、磁表面存储器的工作原理、磁表面存储器的工作原理及技术指标及技术指标 3. 半导体存储芯片的外特性以及与半导体存储芯片的外特性以及与 CPU 的连接的连接 存储器与存储器与 CPU 的连接的连接 (1) 地址线的连接地址线的连接(2) 数据线的连接数据线的连接(3) 读读/写线的连接写线的连接(4) 片选线的连接片选线的连接

16、(5) 合理选用芯片合理选用芯片(6) 其他其他 时序、负载时序、负载例例 设设 CPU 有有 16 根地址线根地址线，8 根数据线，根数据线， MREQ 访存控制信号（低电平有效），访存控制信号（低电平有效）， WR 读读/写控制信号（高电平为读，低电平为写）写控制信号（高电平为读，低电平为写） RAM ：1K4位；位；4K8位；位；8K8 位位 ROM ：2K8位；位；4K8位；位；8K8 位位 74LS138 译码器和各种门电路译码器和各种门电路 画出画出 CPU 与存储器的连接图，要求与存储器的连接图，要求 主存地址空间分配：主存地址空间分配： 6000H67FFH 为系统程序区；为系

17、统程序区； 6800H6BFFH 为用户程序区。为用户程序区。 合理选用上述存储芯片，说明各选几片？合理选用上述存储芯片，说明各选几片？ 详细画出存储芯片的片选逻辑图。详细画出存储芯片的片选逻辑图。 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1

18、1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片2K8位位(3) 分配地址线分配地址线A10 A0 接接 2K 8 位位 ROM 的地址线的地址线A9 A0 接接 1K 4 位位 RAM 的地址线的地址线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8 位位1片片ROM1K

19、4 位位2片片RAM2K8位位 ROM1K4位位 RAM1K4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2A.MREQA14A15A13A12A11A10A9A0.D7D4D3D0WR.( (5) ) CPU 与存储器的连接图与存储器的连接图1. 存储系统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用 程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点2. 主存、主存、Cache、磁表面存储器的工作原理、磁表面存储器的工作原理及技术指标及技术指标 3. 半导体存储芯片的外特性以及与半导

20、体存储芯片的外特性以及与 CPU 的连接的连接 4. .如何提高访存速度如何提高访存速度1. .在可按字节和字寻址的存储器中，数据的存放方式不同在可按字节和字寻址的存储器中，数据的存放方式不同难点难点 高位字节高位字节 地址为字地址地址为字地址 低位字节低位字节 地址为字地址地址为字地址字地址字地址字节地址字节地址11109876543210840字地址字地址字节地址字节地址89101145670123840 例例 1 2 3 4 5 6 7 8 H 的存放方式的存放方式78H56H34H12H84012H34H56H78H8402. .对于一定容量的存储器，按字节或字访问对于一定容量的存储器

21、，按字节或字访问 的寻址范围是不同的的寻址范围是不同的难点难点1. .在可按字节和字寻址的存储器中，数据的存放方式不同在可按字节和字寻址的存储器中，数据的存放方式不同 如如 16 MB （227位）位）的存储器的存储器按按 字节字节 寻址寻址按按 字（字（16位）位）寻址寻址按按 字字 （32位）位）寻址寻址224= 16 M223 = 8 M222 = 4 M寻址范围寻址范围容量容量224 = 227位位 223 = 227位位 222 = 227位位 字节字节 寻址寻址字（字（16位）位）寻址寻址字字 （32位）位）寻址寻址24 位位23 位位22 位位字节地址字节地址字节地址字节地址23

22、 24 25难点难点3. 多体并行结构存储器顺序编址和交叉编址多体并行结构存储器顺序编址和交叉编址 对访存速度的影响对访存速度的影响2. .对于一定容量的存储器，按字节或字访问对于一定容量的存储器，按字节或字访问 的寻址范围是不同的的寻址范围是不同的1. .在可按字节和字寻址的存储器中，数据的存放方式不同在可按字节和字寻址的存储器中，数据的存放方式不同 多体并行系统多体并行系统(1) 高位交叉高位交叉 M0M1M2M3体内地址体内地址体号体号体号体号地址地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000

23、011 000111 1111顺序编址顺序编址 各个体并行工作各个体并行工作M0地址地址01n1M1nn+12n1M22n2n+13n1M33n3n+14n1地址译码地址译码体内地址体内地址体号体号体号体号(1) 高位交叉高位交叉 M0M1M2M3体号体号体内地址体内地址地址地址0000 000000 010000 100000 110001 000001 010001 100001 111111 001111 011111 101111 11(2) 低位交叉低位交叉各个体轮流编址各个体轮流编址M0地址地址044n4M1154n3M2264n2M3374n1地址译码地址译码 体号体号体内地址体

24、内地址 体号体号(2) 低位交叉低位交叉 各个体轮流编址各个体轮流编址低位交叉的特点低位交叉的特点在不改变存取周期的前提下，增加存储器的带宽在不改变存取周期的前提下，增加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周期访存周期启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启动存储体 2启动存储体启动存储体 3 设四体低位交叉存储器，存取周期为设四体低位交叉存储器，存取周期为T，总线传输周期，总线传输周期为为，为实现流水线方式存取，应满足，为实现流水线方式存取，应满足 T 4。连续读取连续读取 4 个字所需的时间为个字所需的时间为 T(4 1)难点难点3. 多体并行结

25、构存储器顺序编址和交叉编址多体并行结构存储器顺序编址和交叉编址 对访存速度的影响对访存速度的影响2. .对于一定容量的存储器，按字节或字访问对于一定容量的存储器，按字节或字访问 的寻址范围是不同的的寻址范围是不同的1. .在可按字节和字寻址的存储器中，数据的存放方式不同在可按字节和字寻址的存储器中，数据的存放方式不同4. 不同的不同的 Cache 主存地址映射，直接影响主存地址主存地址映射，直接影响主存地址字段的分配、替换策略及命中率字段的分配、替换策略及命中率（1） 直接映射直接映射每个缓存块每个缓存块 i 可以和可以和 若干若干 个个 主存块主存块 对应对应每个主存块每个主存块 j 只能和

26、只能和 一一 个个 缓存块缓存块 对应对应i = j mod C 字块字块2m1 字块字块2c+1 字块字块2c+11 字块字块2c +1 字块字块2c 字块字块2c1 字块字块1 字块字块0主存储体主存储体 字块字块 1标记标记 字块字块 0标记标记字块字块 2c1标记标记Cache存储体存储体t位位01C1 字块字块字块地址字块地址主存字主存字块标记块标记t 位位c 位位b 位位主存地址主存地址 比较器（比较器（t位）位）= 不命中不命中有效位有效位=1？*m位位Cache内地址内地址否否是是命中命中 字块字块2c+1 字块字块2c 字块字块0 字块字块 0（2） 全相联映射全相联映射主存

27、主存 中的中的 任一块任一块 可以映射到可以映射到 缓存缓存 中的中的 任一块任一块字块字块2m1字块字块2c1字块字块1 字块字块0字块字块2c1字块字块1字块字块0标记标记标记标记标记标记主存字块标记主存字块标记字块内地址字块内地址主存地址主存地址m = t + c 位位b位位m = t+cCache 存储器存储器主存储器主存储器 字块字块0字块字块2m1字块字块2c-r+1 字块字块2c-r + 1 字块字块2c-r字块字块2c-r 字块字块1 字块字块0 字块字块 3标记标记 字块字块 1标记标记字块字块 2c1标记标记 字块字块 2标记标记 字块字块 0标记标记字块字块 2c2标记标

28、记 字块内地址字块内地址组地址组地址主存字块标记主存字块标记s = t + r 位位q = cr 位位b 位位组组012c-r1主存地址主存地址Cache主存储器主存储器m 位位共共 Q 组组，每组内两块（，每组内两块（r = 1)1某一主存块某一主存块 j 按模按模 Q 映射到映射到 缓存缓存 的第的第 i 组组中的中的 任一块任一块i = j mod Q直接映射直接映射全相联映射全相联映射 字块字块0 字块字块 1 字块字块 0 字块字块2c-r 字块字块2c-r+1（3）组相联映射）组相联映射假设主存容量为假设主存容量为 512 KB，Cache 容量为容量为 4KB，每个字块为，每个字

29、块为 16 个字，每个字个字，每个字 32 位。位。例例 根据根据 Cache 容量为容量为 4KB 得得 Cache 地址地址 12 位位 4KB/4B = 1K字字 1K/16 = 64 块块 根据根据 512KB 得主存地址得主存地址 19 位位 512KB/4B = 128K字字 128K/16 = 8192 块。块。（1）Cache 地址有多少位？可容纳多少块？地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？）主存地址有多少位？可容纳多少块？（3）在直接映射方式下，主存的第几块映射到）在直接映射方式下，主存的第几块映射到 Cache 中的第中的第 5 块（设起始字块

30、为第块（设起始字块为第 1 块）？块）？ 主存的第主存的第 5，64 + 5，264 + 5， ， 8192 64 + 5 块块 能映射到能映射到 Cache 的第的第 5 块块（4）画出直接映射方式下主存地址字段中各段的位数）画出直接映射方式下主存地址字段中各段的位数 在直接映射方式下，主存地址字段的各段位数分配在直接映射方式下，主存地址字段的各段位数分配如图所示。其中字块内地址为如图所示。其中字块内地址为 6 位（位（4 位表示位表示 16 个字，个字，2 位表示每字位表示每字 32 位），缓存共位），缓存共 64 块，故缓存字块地址为块，故缓存字块地址为 6 位，主存字块标记为主存地址长

31、度与位，主存字块标记为主存地址长度与 Cache 地址长度之差，地址长度之差，即即 19 - 12 = 7 位。位。 假设主存容量位假设主存容量位 512K16 位，位，Cache 容量为容量为 409616 位，位， 块长为块长为 4 个个 16 位的字，访存地址为位的字，访存地址为 字地址字地址。例例 根据根据 Cache 容量为容量为 4K字，得字，得 Cache 字地址为字地址为 12 位。位。 根据块长为根据块长为 4，按字访问，得字块内地址，按字访问，得字块内地址 2 位，位， Cache 共有共有 4K/4 = 1024 块，块， 根据主存容量为根据主存容量为 512K，得主存字

32、地址，得主存字地址 19 位。位。 主存地址格式主存地址格式（1）在直接映射方式下，设计主存的地址格式。）在直接映射方式下，设计主存的地址格式。假设主存容量位假设主存容量位 512K16 位，位，Cache 容量为容量为 409616 位，位， 块长为块长为 4个个16 位的字，访存地址为位的字，访存地址为 字地址字地址。例例 （3）在二路组相联映射方式下，设计主存的地址格式。）在二路组相联映射方式下，设计主存的地址格式。 二路组相联，即一组内有二路组相联，即一组内有 2 块，块，Cache共分共分 1024 块块 1024/2 = 512 组，组，29 = 512，组地址，组地址 9 位位（

33、2）在全相联映射方式下，设计主存的地址格式。）在全相联映射方式下，设计主存的地址格式。假设主存容量位假设主存容量位 512K16 位，位，Cache容量为容量为 409616 位，位， 块长为块长为 4个个 16 位的字，访存地址为位的字，访存地址为 字地址字地址。例例 根据块长不变根据块长不变 4 个个16 位的字位的字 访存地址仍为字（访存地址仍为字（16 位）地址位）地址 容量为容量为 512K32 位位 相当于容量为相当于容量为 1024K16 位位 得主存地址得主存地址 20 位位 四路组相联，即一组内四路组相联，即一组内 4 块块 Cache共有共有1024/4 = 256 组组

34、28 = 256 组地址为组地址为 8 位位（4）主存容量为）主存容量为 512K32 位，块长不变，在四路组相联映射位，块长不变，在四路组相联映射 方式下，设计主存的地址格式。方式下，设计主存的地址格式。1. .主机与主机与 I/O 交换信息的三种控制方式交换信息的三种控制方式重点重点三种方式的三种方式的 CPU 工作效率比较工作效率比较存取周期结束存取周期结束CPU 执行现行程序执行现行程序CPU 执行现行程序执行现行程序DMA请求请求启动启动I/OI/O准备准备I/O准备准备一个存取周期一个存取周期实现实现I/O与主存与主存之间的传送之间的传送CPU 执行执行现行程序现行程序CPU查询等

35、待并传输查询等待并传输I/O数据数据CPU 执行执行现行程序现行程序启动启动I/OI/O 准备及传送准备及传送指令执行周期结束指令执行周期结束CPU 执行现行程序执行现行程序CPU 执行现行程序执行现行程序启动启动I/O中断请求中断请求I/O准备准备I/O准备准备CPU 处理中断服务程序处理中断服务程序实现实现 I/O 与主机之间的传送与主机之间的传送间间断断启动启动I/O启动启动I/OI/O准备准备中断请求中断请求启动启动I/OI/O准备准备一个存取周期一个存取周期DMA请求请求程序程序查询查询方式方式程序程序中断中断方式方式DMA 方式方式I/O 准备及传送准备及传送间间断断I/O准备准备

36、I/O准备准备1. .主机与主机与 I/O 交换信息的三种控制方式交换信息的三种控制方式重点重点2. 程序查询方式特点、接口电路、工作原理程序查询方式特点、接口电路、工作原理设备选择电路设备选择电路DBRQQ&数据线数据线准备就绪准备就绪启动命令启动命令地址线地址线SEL输入数据输入数据启动设备启动设备设备工作设备工作 结束结束DB程序查询方式的接口电路程序查询方式的接口电路10 10以输入为例以输入为例1. .主机与主机与 I/O 交换信息的三种控制方式交换信息的三种控制方式重点重点2. 程序查询方式特点、接口电路、工作原理程序查询方式特点、接口电路、工作原理3. 程序中断方式特点、

37、接口电路、工作原理程序中断方式特点、接口电路、工作原理设备选择电路设备选择电路DBR DQ&数据线数据线启动命令启动命令地址线地址线SEL输入数据输入数据启动设备启动设备设备工作设备工作 结束结束&1QQDINTR BQQ MASK设备编码器设备编码器排队器排队器中断查询中断查询来自高一级来自高一级 的排队器的排队器至低一级至低一级的排队器的排队器向量地址向量地址中断响应中断响应 INTA中断请求中断请求命令译码命令译码I/O 中断处理过程中断处理过程10&DBR设备选择电路设备选择电路01以输入为例以输入为例1. .主机与主机与 I/O 交换信息的三种控制方式交换信息

38、的三种控制方式重点重点2. 程序查询方式特点、接口电路、工作原理程序查询方式特点、接口电路、工作原理3. 程序中断方式特点、接口电路、工作原理程序中断方式特点、接口电路、工作原理4. DMA 方式特点、接口电路、工作原理方式特点、接口电路、工作原理BR设备设备DMA 控控 制制 逻逻 辑辑 中中 断断 机机 构构ARWCDARDMA接口接口主主存存CPU+1+1数据传送过程（输入）数据传送过程（输入）DREQHRQHLDA地址线地址线DACK数据线数据线溢出信号溢出信号中断请求中断请求ARWC+1+1BRBRBRBRBR难点难点1.1.处理处理 I/O 中断的各类软、硬件技术的运用中断的各类软

39、、硬件技术的运用2. .DMA 与主存交换数据的三种方法各自的特点与主存交换数据的三种方法各自的特点 DMA 与主存交换数据的三种方式与主存交换数据的三种方式(1) 停止停止 CPU 访问主存访问主存控制简单控制简单CPU 处于不工作状态或保持状态处于不工作状态或保持状态未充分发挥未充分发挥 CPU 对主存的利用率对主存的利用率主存工作时间主存工作时间CPU不执行程序不执行程序DMA不工作不工作DMA不工作不工作DMA工作工作 CPU控制控制并使用主存并使用主存 DMA控制控制并使用主存并使用主存t(2) 周期挪用（或周期窃取）周期挪用（或周期窃取）DMA 访问主存有三种可能访问主存有三种可能

40、 CPU 此时不访存此时不访存 CPU 正在访存正在访存 CPU 与与 DMA 同时请求访存同时请求访存此时此时 CPU 将总线控制权让给将总线控制权让给 DMA主存工作时间主存工作时间 CPU控制控制并使用主存并使用主存 DMA控制控制并使用主存并使用主存t(3) DMA 与与 CPU 交替访问交替访问主存工作时间主存工作时间DMA控制控制并使用主存并使用主存CPU控制控制并使用主存并使用主存tCPU 工作周期工作周期C1 专供专供 DMA 访存访存C2 专供专供 CPU 访存访存所有指令执行过程中的一个基准时间所有指令执行过程中的一个基准时间不需要不需要 申请建立和归还申请建立和归还 总线

41、的使用权总线的使用权难点难点1.1.处理处理 I/O 中断的各类软、硬件技术的运用中断的各类软、硬件技术的运用2. .DMA 与主存交换数据的三种方法各自的特点与主存交换数据的三种方法各自的特点 3. DMA 传送过程传送过程 预处理预处理 数据传送数据传送 后处理后处理 预处理预处理：主存起始地址主存起始地址设备地址设备地址 传送数据个数传送数据个数启动设备启动设备DMADMADMA数据传送数据传送：继续执行主程序继续执行主程序同时完成一批数据传送同时完成一批数据传送后处理后处理：中断服务程序中断服务程序做做 DMA 结束处理结束处理继续执行主程序继续执行主程序CPU DMA 传送过程示意传

42、送过程示意允许传送？允许传送？主存地址送总线主存地址送总线数据送数据送I/O设备（或主存设备（或主存 ）修改修改 主存地址主存地址修改修改 字计数器字计数器 数据块数据块传送结束？传送结束？向向CPU申请申请 程序中断程序中断DMA请求请求否否否否是是是是数据传送数据传送难点难点1.1.处理处理 I/O 中断的各类软、硬件技术的运用中断的各类软、硬件技术的运用2. .DMA 与主存交换数据的三种方法各自的特点与主存交换数据的三种方法各自的特点 3. DMA 传送过程传送过程 预处理预处理 数据传送数据传送 后处理后处理 4. 周期窃取的含义周期窃取的含义 5. .CPU 响应中断请求和响应中断

43、请求和 DMA 请求的时间请求的时间 1. .机器中有符号数和无符号数的表示，机器中有符号数和无符号数的表示，0 0 的表示的表示重点重点2. 各种机器数（原码、补码、反码、移码）的各种机器数（原码、补码、反码、移码）的 应用场合及其它们与真值的相互转换应用场合及其它们与真值的相互转换如：寄存器的内容为如：寄存器的内容为 FF，当其分别表示为原码、，当其分别表示为原码、补码、补码、 反码、移码时所对应的真值分别为多少反码、移码时所对应的真值分别为多少例例00000000000000010000001001111111100000001000000111111101111111101111111

44、1128129-0-1-128-127-127-126二进制代码二进制代码 无符号数无符号数对应的真值对应的真值原码对应原码对应 的真值的真值补码对应补码对应 的真值的真值反码对应反码对应 的真值的真值012127253254255-125-126-127-3-2-1-2-1-0+0+1+2+127+0+1+2+127+0+1+2+127+0 设机器数字长为设机器数字长为 8 位（其中位为符号位）位（其中位为符号位）对于整数，当其分别代表无符号数、原码、补码和对于整数，当其分别代表无符号数、原码、补码和反码时，对应的真值范围各为多少？反码时，对应的真值范围各为多少？3. .机器字长确定以后，对

45、应定点机和浮点机中机器字长确定以后，对应定点机和浮点机中 各种机器数的表示范围各种机器数的表示范围 重点重点 定点表示定点表示小数点按约定方式标出小数点按约定方式标出Sf S1S2 Sn数符数符数值部分数值部分小数点位置小数点位置Sf S1S2 Sn数符数符数值部分数值部分小数点位置小数点位置或或定点机定点机小数定点机小数定点机整数定点机整数定点机原码原码补码补码反码反码(1 2-n) +(1 2-n) 1 +(1 2-n)(1 2-n) +(1 2-n)(2n 1) +( 2n 1) 2n +( 2n 1)(2n 1) +( 2n 1)负数区负数区正数区正数区下溢下溢0上溢上溢上溢上溢2(

46、2m1)( 1 2n)2( 2m1)(1 2n)2( 2m1)2n最小负数最小负数最大正数最大正数最小正数最小正数2( 2m1)2n最大负数最大负数最大正数最大正数最小正数最小正数最大负数最大负数最小负数最小负数215(1 210)215 210215 210 215(1 210)0,1111; 0.11111111111,0001; 0.00000000011,0001; 1.11111111110,1111; 1.0000000001真值真值补码补码 设设 n = 10，m = 4， 阶符、数符各取阶符、数符各取 1位。位。 写出对应下图所示的浮点数的补码形式。写出对应下图所示的浮点数的补

47、码形式。 浮点表示浮点表示3. .机器字长确定以后，对应定点机和浮点机中机器字长确定以后，对应定点机和浮点机中 各种机器数的表示范围各种机器数的表示范围 重点重点4. 移位运算在计算机中的特殊作用，以及不同移位运算在计算机中的特殊作用，以及不同 机器数的移位规则机器数的移位规则 5. 定点补码加、减、乘（定点补码加、减、乘（BoothBooth算法）、除运算算法）、除运算 和原码乘除运算和原码乘除运算 6. .浮点补码加减运算浮点补码加减运算 重点重点7. 提高运算速度的措施提高运算速度的措施8. 快速进位链的设计快速进位链的设计 高速芯片、改进算法、快速进位链高速芯片、改进算法、快速进位链

48、1. .机器字长相同的条件下，机器字长相同的条件下， 补码比原码和反码能多表示一个负数补码比原码和反码能多表示一个负数 难点难点2. 区分浮点数和补码表示的浮点规格化数区分浮点数和补码表示的浮点规格化数 设设 32 位的浮点数，阶码取位的浮点数，阶码取 8 位（含位（含1 位阶符位阶符 ）尾数为尾数为 24 位位 （含（含1 1 位数符位数符 ）则它们的表示范围是则它们的表示范围是浮点规格化数浮点规格化数补码表示的补码表示的浮点规格化数浮点规格化数最大正数最大正数最小正数最小正数最大负数最大负数最小负数最小负数2+127(1-2-23)2+127(1-2-23)2-1272-12-1282-1

49、- 2-1272-1- 2-128(2-1+2-23) - 2+127(1-2-23)2+127(-1)1. .机器字长相同的条件下，机器字长相同的条件下， 补码比原码和反码能多表示一个负数补码比原码和反码能多表示一个负数 难点难点2. 区分浮点数和补码表示的浮点规格化数区分浮点数和补码表示的浮点规格化数 3. .在定点机和浮点机中，如何判断运算结果溢出在定点机和浮点机中，如何判断运算结果溢出溢出判断溢出判断一位一位 符号位判溢出符号位判溢出两位两位 符号位判溢出符号位判溢出(1) 定点机定点机(2) 浮点机浮点机阶码阶码 大于大于 它所表示的它所表示的 最大数最大数 时，为时，为 溢出溢出（

50、上溢）（上溢）阶码阶码 等于等于 或或 小于小于 它所表示的它所表示的 最小数最小数 时，时，按按 机器零机器零 处理（下溢）处理（下溢）1. .机器字长相同的条件下，机器字长相同的条件下， 补码比原码和反码能多表示一个负数补码比原码和反码能多表示一个负数 难点难点2. 区分浮点数和补码表示的浮点规格化数区分浮点数和补码表示的浮点规格化数 3. .在定点机和浮点机中，如何判断运算结果溢出在定点机和浮点机中，如何判断运算结果溢出4. 原码和补码乘除法运算的根本区别原码和补码乘除法运算的根本区别难点难点5. 区别补码和绝对值的补码区别补码和绝对值的补码 -x补补 和和 -x*补补（x*是真值是真值

51、 x 的绝对值）的绝对值） 6. 不同的机器数运算规则不同，直接影响运算器不同的机器数运算规则不同，直接影响运算器 的硬件组成的硬件组成7. 浮点数的阶码采用移码运算时，其阶码运算规则浮点数的阶码采用移码运算时，其阶码运算规则 和溢出判断规则与补码运算是不同的和溢出判断规则与补码运算是不同的1. .指令系统的几个要素指令系统的几个要素 操作类型、数据类型、地址格式和寻址方式操作类型、数据类型、地址格式和寻址方式重点重点2. 机器指令的一般格式机器指令的一般格式 指令定长指令定长 指令不定长（字节的整数倍）指令不定长（字节的整数倍） 指令字中各字段的作用指令字中各字段的作用3. .不同的地址格式

52、对访存次数、寻址范围的影响不同的地址格式对访存次数、寻址范围的影响重点重点4. 不同的寻址方式对操作数的寻址范围、信息加不同的寻址方式对操作数的寻址范围、信息加 工流程、所需的硬件支持及编制程序的影响工流程、所需的硬件支持及编制程序的影响5. RISC 的主要特点及其与的主要特点及其与 CISC 的区别的区别1. .掌握设计指令格式的方法掌握设计指令格式的方法难点难点 某模型机共有某模型机共有64种操作，操作码位数固定，且具有种操作，操作码位数固定，且具有 以下特点以下特点：（1）采用一地址或二地址格式；）采用一地址或二地址格式；（2）有寄存器寻址、直接寻址和相对寻址（位移量）有寄存器寻址、直

53、接寻址和相对寻址（位移量 为为 128 + 127）三种寻址方式；）三种寻址方式；（3）有）有16个通用寄存器，算术运算和逻辑运算的个通用寄存器，算术运算和逻辑运算的 操作数均在寄存器中，结果也在寄存器中操作数均在寄存器中，结果也在寄存器中；（4）取数）取数/存数指令在通用寄存器和存储器之间传送存数指令在通用寄存器和存储器之间传送 数据数据；（5）存储器容量为）存储器容量为 1MB，按字节编址。，按字节编址。 要求设计算逻指令、取数要求设计算逻指令、取数/ /存数指令和相对转移指令存数指令和相对转移指令 的格式，并简述理由的格式，并简述理由。例例 （1）算逻指令格式为算逻指令格式为 “寄存器寄

54、存器 寄存器寄存器” 型，型， 取单字长取单字长 16 位。位。其中其中 OP 操作码操作码 6 位，可实现位，可实现 64 种操作；种操作； M 寻址模式寻址模式 2 位，可反映寄存器寻址、位，可反映寄存器寻址、 直接寻址、相对寻址；直接寻址、相对寻址； Ri 和和 Rj各取各取 4 位，指出源操作数和目的操作数位，指出源操作数和目的操作数 的寄存器编号。的寄存器编号。RjRiMOP 6 2 4 4解：解：（2）取数）取数/存数指令格式为存数指令格式为 “寄存器寄存器 存储器存储器” 型，取双字长型，取双字长 32 位，格式如下：位，格式如下：其中其中 OP 操作码操作码 6 位不变；位不变

55、； M 寻址模式寻址模式 2 位不变；位不变； Ri 4 位，源操作数地址（存数指令）或目的位，源操作数地址（存数指令）或目的 操作数地址（取数指令）；操作数地址（取数指令）； A1A2共共 20 位存储器地址，可直接访问按位存储器地址，可直接访问按 字节编址的字节编址的 1MB 存储器。存储器。A2A1RiMOP 6 2 4 4解：解：（3）相对转移指令为一地址格式，取单字长）相对转移指令为一地址格式，取单字长 16 位，格式如下：位，格式如下：其中其中 OP 操作码操作码 6 位不变；位不变； M 寻址模式寻址模式 2 位不变；位不变； A位移量位移量 8 位，对应位，对应 128 +12

56、7。AMOP 6 2 8解：解：2. .扩展操作码技术的运用扩展操作码技术的运用难点难点1. .掌握设计指令格式的方法掌握设计指令格式的方法 扩展操作码技术扩展操作码技术操作码的位数随地址数的减少而增加操作码的位数随地址数的减少而增加OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A3111111111111000000011110111111111111111111111111111111111111000000011111111111111111111111111111A3A3A30000000111104 位操作码位操作码8 位操作码

57、位操作码12 位操作码位操作码16 位操作码位操作码最多最多15条三地址指令条三地址指令最多最多15条二地址指令条二地址指令最多最多15条一地址指令条一地址指令16条零地址指令条零地址指令 扩展操作码技术扩展操作码技术操作码的位数随地址数的减少而增加操作码的位数随地址数的减少而增加OP A1 A2 A3000000011110A1A1A1A2A2A2A3A3A3A2A2A2A3A3A3111111111111000000011110111111111111111111111111111111111111000000011111111111111111111111111111A3A3A30000

58、000111104 位操作码位操作码8 位操作码位操作码12 位操作码位操作码16 位操作码位操作码三地址指令操作码三地址指令操作码每减少一种可多构成每减少一种可多构成24 种二地址指令种二地址指令二地址指令操作码二地址指令操作码每减少一种可多构成每减少一种可多构成24 种一地址指令种一地址指令3. .在可按字节和字寻址的存储器中，不同的在可按字节和字寻址的存储器中，不同的 机器，其数据的存放方式是不同的机器，其数据的存放方式是不同的4. 数据数据 “ “边界对准边界对准” ” 方式和方式和 “ “边界不对准边界不对准” ” 方式方式 对访存操作的影响对访存操作的影响难点难点2. .扩展操作码

59、技术的运用扩展操作码技术的运用1. .掌握设计指令格式的方法掌握设计指令格式的方法存储器中的数据存放（存储字长为存储器中的数据存放（存储字长为 32 位）位）地址（十进制）地址（十进制）048字节字节( 地址地址7)字节字节( 地址地址6)字字( 地址地址2)半字半字( 地址地址10)半字半字( 地址地址8)半字半字( 地址地址0)字字( 地址地址4)边界未对准边界未对准地址（十进制）地址（十进制） 0 4 812162024283236双字双字双字（地址双字（地址32）双字双字双字（地址双字（地址24）半字（地址半字（地址20）半字（地址半字（地址22）半字（地址半字（地址16）半字（地址半

60、字（地址18）字节（地址字节（地址 8）字节（地址字节（地址 9）字节（地址字节（地址10）字节（地址字节（地址11）字（地址字（地址 4）字（地址字（地址 0）字节（地址字节（地址14） 字节（地址字节（地址15）字节（地址字节（地址13） 字节（地址字节（地址12）边界对准边界对准 1. .CPU 的功能和硬件组成的功能和硬件组成重点重点2. CPU 工作周期和指令周期的概念工作周期和指令周期的概念3. 一个完整的指令周期中的信息流程一个完整的指令周期中的信息流程1. 取指周期数据流取指周期数据流指令周期的数据流指令周期的数据流MDRCUMARPCIR存储器存储器CPU地址总线地址总线数据总线数据总线控制总线控制总线IR+1