ch09内部存储器学习教案

1、第三章第三章 内部内部(nib)(nib)存储器存储器福建师范大学数学(shxu)与计算机科学学院 林惠君第1页/共11页第一页，共12页。存储器概述(i sh) 计算机内部用什么(shn me)电路实现二进制数据的存储？ 存储器是计算机中的记忆设备，它主要负责存放数据和程序。 构成存储器的存储介质，目前主要采用半导体器件和磁性材料。 存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。 由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。第2页/共11页第二页，共12页。按存储介质分 半导体存储器：用半导体器件组成的存

2、储器。磁表面存储器：用磁性材料做成的存储器。按存储方式分随机存储器：存取时间和存储单元的物理位置无关。顺序存储器：存取时间和存储单元的物理位置有关。 按存储器的读写功能分只读存储器(ROM)：只能(zh nn)读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。 按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。按在计算机系统中的作用分主存储器、辅助存储器、高速缓冲存储器、控制存储器存储器的分类(fn li)第3页/共11页第三页，共12页。 CPUCache 内部存储器 外部存储器三级存储(cn

3、ch)模式存储器的分级(fn j)结构第4页/共11页第四页，共12页。1)存储容量：指主存能存放二进制代码的总数。 一个半导体触发器可以保存一个二进制数，称为一个bit(位)，8个触发器可以保存八个二进制数，称为一个BYTE（字节）。两个字节称为一个WORD（字）。2）存取时间(访问(fngwn)时间) ：指从一次读（写）操作命令发出到该操作完成将数据读到数据缓冲寄存器为止所经历的时间。以ns为单位，存取时间又分读出时间、读入时间两种。3）存储周期 ：指存储器连续启动两次独立的操作所需间隔的最小时间，以ns为单位，存储周期=存取时间+等待时间。4）存储器带宽：每秒从存储器进出信息的最大数量,

4、单位为位/秒或者字节/秒。 存取周期500ns，每个存取周期可访问(fngwn)16位，则存储器带宽为： 16位/(500*10-9)秒*107位/秒=32*106 位/秒=32M位/秒主存储器的技术指标第5页/共11页第五页，共12页。CPU与存储器的信息交换主要依靠系统总线来完成，根据总线传递信息的不同，系统总线被分为数据总线，地址总线和控制总线三大类。数据总线DB(data bus)：传输CPU与存储器之间的二进制数据，双向线。数据总线的位数决定了CPU一次可以和存储器交换数据的位数，是微型机的重要指标。地址总线AB(address bus):传输CPU送出的地址信息，用来确定和CPU交

5、换数据的存储单元，单向(dn xin)线。地址总线的位数决定了CPU可以直接寻址的内存空间。可寻址空间2n （n为地址总线的位数）控制总线CB(control bus)：传输CPU发出的控制信号，包括片选信号、读/写信号，存储器/IO端口访问信号，双向线。存储器与CPUCPU的连接(linji)(linji)第6页/共11页第六页，共12页。存储体：由存储元按照一定的规则排列而成的矩阵，存储体中的每一个单元只能存储一位二进制值。地址译码电路：包括地址寄存器和地址译码器，地址寄存器用来对地址总线的数据锁存，地址译码器对地址译码选中存储体中的某个确定的存储单元，控制电路：给出读/写控制信号以及芯片

6、(xn pin)选择信号确定对某个存储单元的具体操作。读/写电路：包括读/ 写放大器和数据寄存器，读写放大器对数据放大，数据寄存器暂存写入存储器或者从存储器中读出的数据。半导体存储器的结构(jigu)第7页/共11页第七页，共12页。半导体存储器的结构半导体存储器的结构(jigu)行地址译码器 存储器 列地址译码器 地址寄存器 读写放大器数据寄存器 控制电路 A19A0RD WRM/IO D15D0 第8页/共11页第八页，共12页。地址译码驱动方式(fngsh)：根据地址总线的信息选中存储元的过程。译码电路0123A1A00010译码电路01023A9A0 单译码：译码器只有一个，译码器的输

7、出称为字选择线，被选单元单译码：译码器只有一个，译码器的输出称为字选择线，被选单元由字选择线直接选定，地址输入线有由字选择线直接选定，地址输入线有N N根，则能够确定根，则能够确定2n2n个字地址，个字地址，该方式该方式(fngsh)(fngsh)下译码输出线过多，只适用于容量较小的存储芯下译码输出线过多，只适用于容量较小的存储芯片。片。存储器与CPU的连接(linji)第9页/共11页第九页，共12页。双译码：译码器有两个，双译码：译码器有两个，X X译码器称为行译码器，决定选中某行，译码器称为行译码器，决定选中某行，Y Y译码器称为列译码器，决定选中某列，被选单元由译码器称为列译码器，决定选中某列，被选单元由X X、Y Y两个方两个方向的译码输出决定。该方式可以极大向的译码输出决定。该方式可以极大(j d)(j d)的节省译码输出线。的节省译码输出线。第10页/共11页第十页，共12页。感谢您的观看(gunkn)！第11页/共11页第十一页，共12页。NoImage内容(nirng)总结第三章 内部存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。主存储器、辅助存储器、高速缓冲存储器、控制存储器。以ns为单位，存取时间又分读出时间、读入时间两种。地址总线的位数决定了