微机原理第四章1

1、第第4章章 存储器、存储器、存储管理和高速存储管理和高速缓存技术缓存技术博学 审问 慎思 明辨 笃行22022-6-23 4.1 存储器和存储器件存储器和存储器件 4.2 存储器的连接存储器的连接 4.3 微型计算机系统中存储器的体系结构微型计算机系统中存储器的体系结构 4.4 Pentium的虚拟存储机制和片内两级存储管理的虚拟存储机制和片内两级存储管理 4.5 高档微机系统中的高速缓存技术高档微机系统中的高速缓存技术 教学重点为: 微型机内存的行列结构、内存分类；微型机内存的行列结构、内存分类； 片选信号的产生方法；片选信号的产生方法； 层次化的存储器结构；层次化的存储器结构； 虚拟存储技

2、术和三类地址；虚拟存储技术和三类地址； 分段管理和分页管理；分段管理和分页管理； 逻辑地址转换为线性地址的例子；逻辑地址转换为线性地址的例子； 线性地址转换为物理地址的例子；线性地址转换为物理地址的例子；第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术32022-6-234.1.1 存储器的分类存储器的分类v 根据用途和特点分为两大类：根据用途和特点分为两大类： 内部存储器，简称为内存或主存内部存储器，简称为内存或主存 通过系统总线与通过系统总线与CPU联接，存放正在执行的程序和数据；联接，存放正在执行的程序和数据； 外部存储器，简称为外存外部存储器，简称为外存 需通过

3、专门的接口电路和主机联接，存放暂不执行的程序需通过专门的接口电路和主机联接，存放暂不执行的程序或不被处理的数据。或不被处理的数据。4.1 存储器和存储器件存储器和存储器件内存：内存：根据数据的存取方式可分为根据数据的存取方式可分为: 随机存取存储器随机存取存储器 (RAM)和和只读存储器只读存储器 (ROM)。存储器容量存储器容量:以字节为单元。常以以字节为单元。常以KB 、MB、GB、TB为单位。为单位。第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术42022-6-23图4.1 32行32列组成的矩阵和外部的连接第第4章章 存储器、存储管理和高速缓存技术存储器、存储

4、管理和高速缓存技术4.1.2 微型计算机内存的行列结构微型计算机内存的行列结构地址译码地址译码: 按按CPU地址总线地址总线上的信息，从整个内存中确定一个存储单元。上的信息，从整个内存中确定一个存储单元。 32位微机中采用复合译码方式。由纵横交错的行选择线和列位微机中采用复合译码方式。由纵横交错的行选择线和列 选择线来选择某一存储单元。选择线来选择某一存储单元。4.1 存储器和存储器件存储器和存储器件52022-6-234.1.3 选择存储器件的考虑因素选择存储器件的考虑因素易失性、只读性、存储容量、速度、功耗易失性、只读性、存储容量、速度、功耗4.1.4 随机存取存储器随机存取存储器RAMv

5、 SRAM （Static RAM） 以双稳态触发器为基本存储单元以双稳态触发器为基本存储单元 不需要额外的刷新电路不需要额外的刷新电路 速度快，但集成度低，功耗和价速度快，但集成度低，功耗和价格较高格较高 主要被用于小型微机系统主要被用于小型微机系统 随机随机存取存取存储器（存储器（RAM）用来存放当前运行的程序、各种输入输出数据、）用来存放当前运行的程序、各种输入输出数据、运算中间结果等。运算中间结果等。 存储的内容既可随时读出，也可随时写入且存取的速度与存储单元的位置存储的内容既可随时读出，也可随时写入且存取的速度与存储单元的位置无关。无关。 掉电后内容会全部丢失。掉电后内容会全部丢失。

6、第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术4.1 存储器和存储器件存储器和存储器件v DRAM （Dynamic RAM） 以单个以单个MOS管为基本存储单元管为基本存储单元 要不断进行刷新要不断进行刷新（Refresh）操作）操作 集成度高、价格集成度高、价格低、功耗小，但速低、功耗小，但速度较度较SRAM慢慢62022-6-23v DRAM内部内部 有有“读出再生放大电路读出再生放大电路”的刷新电路的刷新电路 设计有仅行地址有效的刷新周期设计有仅行地址有效的刷新周期 每次刷新一行存储单元每次刷新一行存储单元v 存储系统的外部刷新控制器存储系统的外部刷新控制器

7、将刷新行地址同时送达所有将刷新行地址同时送达所有DRAM芯片芯片 所有所有DRAM芯片同时进行一行的刷新芯片同时进行一行的刷新 在一定时间间隔内启动一次刷新在一定时间间隔内启动一次刷新 每次行地址增量每次行地址增量DRAM的刷新和的刷新和DRAM控制器控制器第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术72022-6-23v 时序功能时序功能 v 地址处理功能地址处理功能 v 仲裁功能仲裁功能 图4.2 DRAM控制器的原理图第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术DRAM的刷新和的刷新和DRAM控制器控制器82022-6-234.1.

8、5 只读存储器只读存储器ROMu掩膜型掩膜型ROMu可编程只读存储器可编程只读存储器PROMu可擦除可编程只读存储器可擦除可编程只读存储器EPROMu可用电擦除的可编程只读存储器可用电擦除的可编程只读存储器E2PROMu闪烁存储器闪烁存储器 只读存储器（只读存储器（ROM）具有掉电后信息不会丢失的）具有掉电后信息不会丢失的特点（非易失性），弥补了读写存储器（特点（非易失性），弥补了读写存储器（RAM）性能）性能上的不足，因此成为微型计算机的一个重要部件。上的不足，因此成为微型计算机的一个重要部件。 第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术92022-6-234.

9、2.1 存储器和存储器和CPU的连接考虑的连接考虑4.2 存储器的连接存储器的连接高速高速CPU和较低速度存储器之间的速度匹配问题。和较低速度存储器之间的速度匹配问题。 CPU总线的负载能力问题。总线的负载能力问题。 片选信号和行地址、列地址的产生机制。片选信号和行地址、列地址的产生机制。 对芯片内部的寻址方法。对芯片内部的寻址方法。第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术102022-6-234.2.2 片选信号的产生方法片选信号的产生方法v 存储系统常需利用多个存储芯片扩充容量，也就存储系统常需利用多个存储芯片扩充容量，也就是扩充了存储器地址范围是扩充了存储

10、器地址范围v 进行进行“地址扩充地址扩充”，需要利用存储芯片的片选端，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址对多个存储芯片（组）进行寻址v 这个寻址方法，主要通过将存储芯片的片选端与这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现系统的高位地址线相关联来实现v 这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术112022-6-23片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器译码器000000000100000000

11、00CPU第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术122022-6-23片选端常有效片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CEn令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“地址重复地址重复”第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术132022-6-23v 线选法：线选法：v 全译

12、码法全译码法v 部分译码法部分译码法v 混合译码法混合译码法 只用少数几根高位地址线进行芯片的译码，且只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费 必然会出现地址重复必然会出现地址重复 一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H

13、05FFFH02000H03FFFH切记：切记： A14 A1300的情况不能出现的情况不能出现00000H01FFFH的地址不可使用的地址不可使用所有的系统地址线均参与对存储单元的译码寻址所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻（片内译码），高位地址线对存储芯片的译码寻址（片选译码）址（片选译码）采用全译码，采用全译码，每个存储单元的地址都是唯一的，每个存储单元的地址都是唯一的，不存在地址重复不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也

14、较多A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围A12A0A19A18A17A16A15A14 A13只有部分（高位）地址线参与对存储芯片译码只有部分（高位）地址线参与对存储芯片译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重复），（地址重复），需要选取一个可用地址需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费138A17 A16A11A0A14

15、A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术142022-6-23以以SRAM为例为例4.2.3 SRAM和和DRAM的连接举例的连接举例第第4章章 存储器、存储管理和高速缓存技术存储器、存储

16、管理和高速缓存技术152022-6-234.2.4 存储器的数据宽度扩充和字节数扩充存储器的数据宽度扩充和字节数扩充v 数据宽度的扩充数据宽度的扩充(位扩充位扩充) 每个存储芯片的地址线和每个存储芯片的地址线和控制线（包括选片信号线、控制线（包括选片信号线、读写信号线等）并联在一读写信号线等）并联在一起，以保证对起，以保证对4个芯片及内个芯片及内部存储单元的同时选中。部存储单元的同时选中。 数据线分别引出连接至数据线分别引出连接至数据总线的不同位上，以保数据总线的不同位上，以保证通过数据总线一次可访问证通过数据总线一次可访问到位数据。到位数据。第第4章章 存储器、存储管理和高速缓存技术存储器、

17、存储管理和高速缓存技术162022-6-23v 字节的扩充字节的扩充 各芯片的数据线并联，接至各芯片的数据线并联，接至相应的系统数据总线。相应的系统数据总线。 芯片的地址线并联到地址总芯片的地址线并联到地址总线对应位上，地址总线高位接线对应位上，地址总线高位接 译码器，译码器输出用作各个译码器，译码器输出用作各个芯片的片选信号。芯片的片选信号。第第4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术172022-6-234.3.1 层次化的存储器体系结构层次化的存储器体系结构1. 层次化总体结构层次化总体结构4.3 微型计算机系统中存储器的体系结构微型计算机系统中存储器的体系结构v 存储系统存储系统 容量（越大越好）容量（越大越好） 速度