大规模集成电路测试 第1章

1、Rev.9西安交通大学微电子学系雷绍充1VLSIVLSI测试与可测性设测试与可测性设计计VLSI Testing and Design-for-testableVLSI Testing and Design-for-testableDreams and RealityRev.9西安交通大学微电子系雷绍充2教材教材雷绍充，邵志标，梁峰，雷绍充，邵志标，梁峰，超大规模集成电路测试超大规模集成电路测试，电子工业，电子工业出版社，出版社， l参考资料lLaung-TerngLaung-Terng Wang Wang、Cheng-Cheng-WenWen Wu Wu 和和XiaoqingXiaoqing

2、 Wen,Wen,VLSIVLSI Test Test Principles and Architectures: Design for Testability (Systems Principles and Architectures: Design for Testability (Systems on Silicon) on Silicon) lM. BushnellM. Bushnell、VishwaniVishwani，Essentials of Electronic Testing for Essentials of Electronic Testing for Digital,

3、Memory, and Mixed-Signal VLSI CircuitsDigital, Memory, and Mixed-Signal VLSI CircuitslMironMiron AbramoviciAbramovici, Melvin A. Breuer, Arthur D. Friedman, , Melvin A. Breuer, Arthur D. Friedman, , , 清华大学出版社，清华大学出版社，20042004年年Rev.9西安交通大学微电子系雷绍充3本课程讲授内容本课程讲授内容l测试、验证与可测性设计的基本术语；l组合电路测试生成方法；l可测性分析方法；l

4、时序电路可测性设计及典型工业实践；l伪随机测试方法；l内建自测试（BIST）原理及典型工业实践；lMemory内建自测试；lSOC可测性设计;l实验。Rev.9西安交通大学微电子系雷绍充4一、研究意义一、研究意义Rev.9西安交通大学微电子系雷绍充51、设计与测试的紧密相关、设计与测试的紧密相关Rev.9西安交通大学微电子系雷绍充62、电路速度、功能和性能的不断提高、电路速度、功能和性能的不断提高Rev.9西安交通大学微电子系雷绍充73、器件复杂程度的提高、器件复杂程度的提高Rev.9西安交通大学微电子系雷绍充84、设计挑战、设计挑战Rev.9西安交通大学微电子系雷绍充95、Time-to-m

5、arketRev.9西安交通大学微电子系雷绍充106. 测试设备和测试开发成本的增加测试设备和测试开发成本的增加Rev.9西安交通大学微电子系雷绍充116. 测试设备和测试开发成本的增加测试设备和测试开发成本的增加6. 测试设备和测试开发成本的增加测试设备和测试开发成本的增加l中国半导体行业协会(CSIA)报道，2009中国半导体工业，IC设计260亿元(38.1亿美元)；制造330亿元(48.4亿美元)；封装与测试 445亿元(65.3亿美元)，总计1040亿元(152.5亿美元)。l根据ITIS调查， 2009台湾IC制造制造业产值5766亿元新台币，封装业产值1996亿元新台币，测试业产

6、值876亿元新台币，总产值达新台币1.249兆元。l全球半导体市场全年总销售值达2,263亿美元。Rev.9西安交通大学微电子系雷绍充13二、测试技术的发展二、测试技术的发展 Eldred在1959年发表了第一篇关于组合电路的测试报告，应用于第一代电子管计算机Datamatic-1000的诊断中1966年，D.B.Armstrong根据Eldred的思想提出了一维通路敏化法1966年，Roth提出了著名的D算法，并加以证明，其思想为最高点1968年，Sellers提出了布尔差分法1981年，Goel给出了改进D算法的PODEM程序1983年， Fujiwara发表了FAN算法1984年，Arc

7、hambeau提出伪穷举法，为解决大型组合电路开辟新的途径Rev.9西安交通大学微电子系雷绍充14 可测性设计的发展可测性设计的发展 1973年,Williams和Angel发表了路径扫描法,为设计易于测试的同步时序电路.IBM在其80286的设计中采用此结构Eiehelberger Williams提出了电平敏化扫描法(LSSD),东芝采用此方法1980年,JTAG小组提出JTAG2.0标准1985年,Phillps公司提出边界扫描法1990年,IEEE接受JTAG标准,制定相应的标准IEEE1149.11994年,处理混合信号的标准IEEE1149.4问世-SOC处理标准P1500制定中目

8、前实践程度目前实践程度lEDA工具中普遍具有扫描设计;lATPG工具广泛应用:Synopsys Tetramax等;lBIST工具:Mentor LBIST/ Memory BIST;l边界扫描工具.三、测试的概念三、测试的概念理想响应0 1 11 0 1测试控制1 1 01 1 10 0 1测试图形生成测试响应比较通过/不通过被测电路实际响应测试图形bazP1P2n2n1(b)缺陷s-a-0故障zab失效(c)x1x2c(a)x1x2cRev.9西安交通大学微电子系雷绍充17四、基本术语四、基本术语Rev.9西安交通大学微电子系雷绍充18测试（测试（Testing）A manufacturi

9、ng step that ensures that the physical device, manufactured from the synthesized design, has no manufacturing defect Rev.9西安交通大学微电子系雷绍充19测试分类测试分类l验证测试、特性测试或设计诊断（Verification testing, characterization testing, or design debug）一般用于检查设计和制造过程的正确性；l生产测试（Manufacturing testing）对于所有加工的芯片所作的故障测试和随机缺陷测试；l可接受测

10、试（Acceptance testing)也称来料检查，即用户检查所购买的芯片，以保证质量。Rev.9西安交通大学微电子系雷绍充20验证测试验证测试的成本相当昂贵，常见的方法有：l扫描电子显微镜测试;l光离子检测缺陷;l电子束测试;l人工智能系统和重复性功能测试方法;l随着电路设计规模的日趋提高和可编程器件的广泛应用，基于CPLD/FPGA的仿真方法已成为VLSI的一种重要的验证测试方法。Rev.9西安交通大学微电子系雷绍充21特性测试特性测试是对被测产品在最坏工作情况下所作的测试，从而确定电路工作的限定条件，主要过程为：l测试图形生成；l按统计规律选取足够多的测试样品；l对测试样品进行重复测

11、试；l把测试结果绘制成Shmoo图。Rev.9西安交通大学微电子系雷绍充22Shmoo图：图：Vdd-p曲线曲线 Rev.9西安交通大学微电子系雷绍充23生产测试 目的: 用以确定制造的产品是否达到设计参数要求，也称为产品测试。生产测试可分为裸片测试（或探针测试）和封装后测试。 Rev.9西安交通大学微电子系雷绍充24裸片测试（或探针测试）裸片测试（或探针测试）- 未化片未化片前的测试前的测试 Rev.9西安交通大学微电子系雷绍充25封装后测试l接触测试（Contact test）l老化测试（Burn-In test）l电参数测试（Electrical parametric test）l功能测

12、试（Functional test）。 Rev.9西安交通大学微电子系雷绍充26接触测试l目的是找出与装配相关的错误，确定测试仪的引脚与芯片的I/O引脚正确连接。 Rev.9西安交通大学微电子系雷绍充27老化测试老化测试 失效率产品寿命工作时段老化新产品淘汰率1-20周10-20年Rev.9西安交通大学微电子系雷绍充28老化测试方法老化测试方法l先确认每一种工艺条件下器件在室温和升温后器件参数之间的关系，然后绘制成曲线，实验时把被测器件置于加热器中，对其施加一定的电压，在一定的温度下加热一段时间，最后根据先前绘制的曲线确定失效的器件。l通过对IC引脚施加较高的电压，老化会加速与时间相关的失效，

13、这类失效与弱氧化、针孔、不均匀生长等氧化缺陷有关，尤对MOS器件为甚。老化不但加剧氧化缺陷，还会加剧离子污染形成的缺陷、硅缺陷和其他缺陷。l老化过程中器件内部的漏电流居于主导地位，有时要占到器件总消耗电流的98%以上，结果会形成破坏性正反馈条件，使器件本身升温过高，可能毁坏器件和测试管座，因此如何控制老化过程中的功率是老化测试要解决的问题。 Rev.9西安交通大学微电子系雷绍充29电参数测试测试电参数测试测试(AC、DC）l直流参数测试主要有：l接触测试；l静态功耗测试；l输出短路电路测试；l输出短路电路测试；l输出驱动电流测试；l阈值测试。l交流参数测试主要有：l上升和下降时间测试；l建立和

14、保持时间测试；l延迟测试。Rev.9西安交通大学微电子系雷绍充30功能测试 对建立的每一类故障模型，生成故障覆盖率高的测试图形，然后测试CUT中每一个晶体管和每一根连线。功能测试是非常耗时和开支大的，是本书研究的主要内容。 Rev.9西安交通大学微电子系雷绍充31错误和故障错误和故障错误*被测电路不能正常工作 *原因：设计、映射、制造和工作条件等方面的不正确或不正常故障对错误不同方式的表达对错误不同方式的表达物理缺陷失效方式物理故障逻辑故障研究对象Rev.9西安交通大学微电子系雷绍充32建模和模拟建模和模拟l故障模型：失效方式的特征提取和描述。最常用的是S-A(stuck at)故障。Rev.

15、9西安交通大学微电子系雷绍充33测试效率测试效率故障覆盖率(Fault Coverage, FC)对于给定的故障模型，FC=（测试图形能够检测到该类故障数目/可能存在的该类故障的数目）*100%注意：大多数电路的FC都是标称值，也并不意味着对所有类型的故障都有这样的FC。Rev.9西安交通大学微电子系雷绍充34功能测试类型功能测试类型l按测试生成的方法，测试可分为穷举测试（exhaustive test）、伪穷举测试（pseudo-exhaustive test）、伪随机测试（pseudorandom test）和确定性测试(deterministic test)。l按测试施加（test ap

16、plication）的方式，测试可分为片外测试(off-chip test)和片上测试(on-chip test)。 l按照测试图形施加时的时间，测试可分为离线测试(off-line test)和在线测试(on-line test)。 Rev.9西安交通大学微电子系雷绍充35测试方法分类标准测试方法特征术语测试实施时间l测试实施时电路运行在正常工作条件下l测试施加时与电路运行不同时进行在线测试离线测试测试激励源的位置l嵌于电路内部l由外部测试设备提供自测试外部测试测试的目的l设计错误l制造错误l制造缺陷l早期物理失效l物理失效设计验证测试可接受测试老化质量保证测试现场测试维护测试被测对象的物理

17、实体lICl板级l系统级器件级测试板级测试系统级测试激励和理想响应的产生方法l存取l测试过程中生成存储的测试图形测试算法测试比较测试激励的施加方法l预先确定的顺序l按照当时得到的结果适应测试测试激励施加的快慢l比正常操作速度慢得多l正常操作速度DC（静态）测试AC测试高速测试测试结果观察方法l所有的输出图形l（部分）特征输出图形压缩测试测试存取I/Ol仅IC的I/OlIC的I/O或内部I/O引脚测试探针测试Bed-of-nails测试电子显微镜测试/光离子检测/电子束测试电路内测试电路内仿真测试结果检查者l被测对象本身l外部测试设备自测试/自检查外部测试Rev.9西安交通大学微电子系雷绍充36

18、测试施加 把测试图形加到被测电路的过程就是测试施加。前面说过产品测试时有ATE和内建自测试施加方式，模拟时在EDA环境下施加测试图形。对于产品测试来说，测试施加成本是影响测试成本的主要因素。 Rev.9西安交通大学微电子系雷绍充37在线测试和离线测试 离线测试就是测试施加时电路非工作情况下运行，而在线测试则是测试实施时电路运行在正常工作条件下。在线测试时需要专门的代码、检验装置和复用技术，其优点是可以测试瞬变（transient）故障、也可以测试间歇性（intermittent）故障。本书中所说的测试是指离线测线。 Rev.9西安交通大学微电子系雷绍充38片上测试和片外测试 存储逻辑模拟逻辑存

19、储模拟测试源宽频带外测试嵌入式测试测试源宽频带低频带外测试嵌入式测试Rev.9西安交通大学微电子系雷绍充39自动测试设备（自动测试设备（ATE）Rev.9西安交通大学微电子系雷绍充40ATE主要组成部分主要组成部分 l功能强大的计算机；l测试模拟信号时所需的DSP；l在计算机上运行的测试程序，一般以高级语言形式编写；l探针；l探针卡或夹具，用来固定被测的IC。 Rev.9西安交通大学微电子系雷绍充41ATE测试引脚典型线路图测试引脚典型线路图 Rev.9西安交通大学微电子系雷绍充42ATPGRev.9西安交通大学微电子系雷绍充43DFTRev.9西安交通大学微电子系雷绍充44可测性设计可测性设

20、计可测性设计没有确切的定义，但关于可测性设计的方法研究比较深入和系统化，EDA工具也比较成熟，业界关于可测性设计的内涵认识趋同：l一方面内容就是要求在设计中引入嵌入式测试结构，使得测试更容易、效率高；l另一方面内容就是要求能够自动生成故障覆盖率的测试图形；l随着可测性设计方法学研究的深入和应用的普遍，测试也成为设计优化的因素。原先设计优化是在速度、面积和功率三个因素中优化，现在得考虑第四个因素，即可测性。Rev.9西安交通大学微电子系雷绍充45测试经济学电路的建模、验证、测试图形生成和测试施加诸方面所用的工具、设备和方法研究方面进行大量的投资，这个投资包括资金、人力和时间的投资，此即测试成本。

21、 Rev.9西安交通大学微电子系雷绍充462000年年VLSI电路电路生产测试成本生产测试成本的的典型典型计算计算 0.5-1.0GHz、1024数字引脚的模拟ATE，购买成本：l主设备价格+数字引脚数*每个数字引脚的价格= $1 2000 000+ 1024 x $3 000 = $4 272 000l假定这台设备按5年线性折旧，每年的运行成本：折旧费+ 维护费 + 运转费= $854 000+ $85 000 + $500 000= $1 439 000（/年）l再假定这台设备每天24小时不停地进行产品测试，则折合到每秒钟的测试成本为$1 439 000/(365 x 24 x 3,600

22、)= 4.5 （美分/秒） Rev.9西安交通大学微电子系雷绍充47测试经济学如何在保证产品可靠性高和上市时间短的情况下才尽可能降低测试成本，这就是测试经济学要研究的内容。 Rev.9西安交通大学微电子系雷绍充48成品率和测试等级成品率和测试等级DPM10000100010010TT%0.010.1110Y=90%Y=36%Y=6051Rev.9西安交通大学微电子系雷绍充49 DFT对测试经济因素的影响对测试经济因素的影响 级设计与测试成本制造生产测试维护测试诊断与修复服务芯片+/-+板+/-+系统+/-+Rev.9西安交通大学微电子系雷绍充50小结l本章系统介绍本书的内容和章节结构，并阐述VLSI测试和可测性设计常用的术语。V