微机原理与接口技术7

1、1教学目的教学目的熟悉熟悉8088/8086微处理器的结构及其外部引脚微处理器的结构及其外部引脚和功能和功能掌握掌握8088/8086微机存储器的组织微机存储器的组织了解了解8088/8086微处理器的两种工作模式微处理器的两种工作模式了解了解8088/8086微处理器的工作时序微处理器的工作时序第第2 2章章 8086/80888086/8088微处理器微处理器23 CPU是计算机系统的核心部件，控制和协调整个计算机是计算机系统的核心部件，控制和协调整个计算机系统的工作。基本功能：系统的工作。基本功能： 进行算术运算和逻辑运算；进行算术运算和逻辑运算； 对指令进行译码、分析、执行指令所规定的

2、操作；对指令进行译码、分析、执行指令所规定的操作； 与存储器和与存储器和I/O接口进行数据交换；接口进行数据交换； 少量数据的暂存；少量数据的暂存； 提供系统所需的定时和控制信号；提供系统所需的定时和控制信号； 响应输入输出设备发出的中断请求响应输入输出设备发出的中断请求。80888088与与80868086同属于第三代同属于第三代CPU,CPU,为为1616位位CPUCPU、地址总线宽度、地址总线宽度2020位，它们支持完全相同的指令系统。区别：位，它们支持完全相同的指令系统。区别：8086CPU8086CPU内部数据总线为内部数据总线为1616位，外部数据总线宽度为位，外部数据总线宽度为1

3、616位，位，而而80888088的外部数据总线宽度为的外部数据总线宽度为8 8位；位；另外另外80868086的指令预取队列长度为的指令预取队列长度为6 6字节，而字节，而80888088的指令预取的指令预取队列长度为队列长度为4 4字节。字节。42 2.1 .1 8088/80868088/8086微处理器的内部结构微处理器的内部结构8088以前的以前的CPU采用串行工作方式，采用串行工作方式，指令的执行过指令的执行过程一般为：程一般为：取指令取指令 指令译码指令译码 取操作数取操作数 执行指令执行指令 存放结果存放结果在在EU和和BIU之间增设了指令预取队列之后：在多数情之间增设了指令预

4、取队列之后：在多数情况下，取指令操作和执行指令操作并行进行。况下，取指令操作和执行指令操作并行进行。8086/8088包含两大功能部件，即包含两大功能部件，即执行单元（执行单元（EU，Execution Unit）总线接口单元（总线接口单元（BIU，Bus Interface Unit）2.1.1 8086/8088CPU的功能结构7AHALBLCLDLDHCHBH CX DXBXAXSPBPDICSDSSSESIP通用寄存器组暂存寄存器ALUFLAGSEU控制部件ALU数据总线16位8位Q总线指令队列1 2 3 4 内部通信寄存器地址加法器20位数据总线16位段寄存器总线控制逻辑SI执行单元

5、EU总线接口单元BIU1. 执行单元执行单元EU功能：译码分析指令，执行指令，暂存中间运算结功能：译码分析指令，执行指令，暂存中间运算结果并保留结果特征。果并保留结果特征。 从指令队列中取指令代码从指令队列中取指令代码 译码译码 在在ALU中完成数据的运算中完成数据的运算 运算结果的特征保运算结果的特征保存在标志寄存器存在标志寄存器FLAGS中。中。如果指令队列为空，如果指令队列为空，EU就等待；就等待；2. 总线接口单元总线接口单元BIU功能：功能：负责与内存或输入负责与内存或输入/ /输出接口的信息传送；输出接口的信息传送；EU从指令预取队列中取走指令，指令队列出现空字节时从指令预取队列中

6、取走指令，指令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续就自动执行一次取指令周期，从内存中取出后续的指令代码放入指令预取队列中；的指令代码放入指令预取队列中；从指定的内存单元或外设取从指定的内存单元或外设取EU需要的数据；需要的数据；保存保存EU的运算结果；的运算结果；当遇到跳转指令时，当遇到跳转指令时， BIU就使指令队列复位，从新地址就使指令队列复位，从新地址取出指令，并立即传给取出指令，并立即传给EU去执行。去执行。8088/8086 CPU的工作方式为并行工作的工作方式为并行工作指令预取队列的存在使指令预取队列的存在使EU和和BIU两个部分可同时进行两个部分可同

7、时进行工作，从而工作，从而减少了减少了CPU为取指令而等待的时间；为取指令而等待的时间；降低了对存储器存取速度的要求降低了对存储器存取速度的要求8088/8086 CPU的这种结构被称为指令流水线结构的这种结构被称为指令流水线结构。新型。新型CPU将一条指令划分成更多的阶段，以便可将一条指令划分成更多的阶段，以便可以同时执行更多的指令，例如，以同时执行更多的指令，例如，PIII为为14个阶段个阶段，P4为为20个阶段个阶段(超级流水线超级流水线)2.1.2 8088CPU2.1.2 8088CPU的存储器组织的存储器组织11物理地址 8088/80868088/8086：2020根地址线，可寻

8、址根地址线，可寻址2 22020(1MB)(1MB)个存储单元。个存储单元。 CPU CPU送到送到ABAB上的上的2020位的地址称为物理地址。位的地址称为物理地址。 代码段代码段物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H高地址高地址低地址低地址段基址段基址段基址段基址段基址段基址段基址段基址最大最大64KB，最小最小16B段段i-1段段i段段i+1物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H问题：问题：80888088的内部总线和内部寄存器均为的内部总线

9、和内部寄存器均为1616位，如何生成位，如何生成2020位地址？位地址？解决：存储器分段解决：存储器分段13 物理地址是物理地址是CPUCPU操作时所使用的地址；逻辑地址是应用人操作时所使用的地址；逻辑地址是应用人员在编程时所使用的地址。由逻辑地址形成物理地址是由总员在编程时所使用的地址。由逻辑地址形成物理地址是由总线接口部件中的地址加法器实现的。线接口部件中的地址加法器实现的。代码段寄存器：代码段寄存器：CSCS数据段寄存器：数据段寄存器：DSDS堆栈段寄存器：堆栈段寄存器：SSSS附加段寄存器：附加段寄存器：ESES8086/80888086/8088系统中把可直接寻址的系统中把可直接寻址

10、的1 1兆的内存空间分为段兆的内存空间分为段的逻辑区域。每段的物理长度为的逻辑区域。每段的物理长度为6464KBKB。每段的第一个内存单元的物理地址称为段起始地址，段每段的第一个内存单元的物理地址称为段起始地址，段起始地址必须能被起始地址必须能被16整除，形式如整除，形式如XXXX0H，XXXXH为段基为段基址，即段起始地址的高址，即段起始地址的高16位。段基址存在段寄存器位。段基址存在段寄存器CSCS、 DS DS、 SSSS、 ES ES中中。相对于该段起始地址的字节数称为偏移量；段基址。相对于该段起始地址的字节数称为偏移量；段基址和段内偏移量又称为逻辑地址。和段内偏移量又称为逻辑地址。段

11、起始地址可由软件指定段起始地址可由软件指定每个段都由连续的存储单元构成，并且独立寻址。每个段都由连续的存储单元构成，并且独立寻址。存储器如何分段？存储器如何分段？段基地址和段内段基地址和段内偏移量组成了偏移量组成了逻辑地址逻辑地址 段基址段基址 偏移地址偏移地址(偏移量偏移量) 表示为：段基址表示为：段基址:段内偏移量段内偏移量 如：如：2000:0370H物理地址物理地址=段基址段基址10H+偏移地址偏移地址0AH3EH60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 已知已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF

12、0H， DS段有一操作数，其偏移地址段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布画出各段在内存中的分布 2)指出各段末地址指出各段末地址 3)该操作数的物理地址该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 各段分布及段首址见右图所示。各段分布及段首址见右图所示。 操作数的物理地址为：操作数的物理地址为： 250AH10H+0204H = 252A4H存储器为什么要分段存储器为什么要分段?因为因为8088/80868088/8086的寄存器都是的寄存器都是1616位的，无法装载位的，无法装载2020位的物位的物理地址，

13、所以它采用了将地址空间分段的方法；理地址，所以它采用了将地址空间分段的方法；方便存储器的管理，采用分段甚至分页来管理，使得多个方便存储器的管理，采用分段甚至分页来管理，使得多个程序可以并行运行；程序可以并行运行；分段寻址允许程序在存储器内重定位（浮动），可以把整分段寻址允许程序在存储器内重定位（浮动），可以把整个程序作为一个整体移到一个新的区域。允许实模式编写个程序作为一个整体移到一个新的区域。允许实模式编写的程序在保护模式下运行。程序当中使用的地址都是逻辑的程序在保护模式下运行。程序当中使用的地址都是逻辑地址。地址。信息按特征分段存储。信息按特征分段存储。含含14个个16位寄存器，按功能可分

14、为三类：位寄存器，按功能可分为三类： 8个通用寄存器个通用寄存器 4个段寄存器个段寄存器 2个控制寄存器个控制寄存器2.1.3 8088CPU2.1.3 8088CPU的寄存器结构的寄存器结构AHALBLCLDLDHCHBHDXCXBXAXSPBPDISI目的变址寄存器目的变址寄存器源变址寄存器源变址寄存器基址指针寄存器基址指针寄存器堆栈指针寄存器堆栈指针寄存器通通用用寄寄存存器器AHALBLCLDLDHCHBHDXCXBXAXSPBPSIDIIPFLAGSCSDSSSES控制寄存器控制寄存器指令指针指令指针状态标志状态标志代码段寄存器代码段寄存器数据段寄存器数据段寄存器堆栈段寄存器堆栈段寄存

15、器附加段寄存器附加段寄存器目的变址寄存器目的变址寄存器源变址寄存器源变址寄存器基址指针寄存器基址指针寄存器堆栈指针寄存器堆栈指针寄存器通通用用寄寄存存器器段段寄寄存存器器202.1.3 8088CPU2.1.3 8088CPU的寄存器结构的寄存器结构AHALAXBHBLBXCHCLCXDHDLDX堆栈指针寄存器堆栈指针寄存器 SP基址指针寄存器基址指针寄存器 BP源变址寄存器源变址寄存器SI目的变址寄存器目的变址寄存器 DI指令指针指令指针IP状态标志状态标志FLAGS代码段寄存器代码段寄存器CS数据段寄存器数据段寄存器DS堆栈段寄存器堆栈段寄存器SS附加段寄存器附加段寄存器ES按功能分通用寄

16、存器专用寄存器数据寄存器指针寄存器变址寄存器段寄存器控制寄存器数据寄存器数据寄存器8088含含4个个16位数据寄存器，它们又可分位数据寄存器，它们又可分为为8个个8位寄存器，即：位寄存器，即：AX AH，ALBX BH，BLCX CH，CLDX DH，DL常用来存放参与运算的操作数或运算结果常用来存放参与运算的操作数或运算结果数据寄存器特有的习惯用法数据寄存器特有的习惯用法AX：累加器。多用于存放中间运算结果。所有累加器。多用于存放中间运算结果。所有 I/O指令必须都通过指令必须都通过AX与接口传送信息；与接口传送信息；BX：基址寄存器。常用于存放访问内存时的偏移地基址寄存器。常用于存放访问内

17、存时的偏移地 址；址；CX：计数寄存器。用于在循环或串操作指令中存计数寄存器。用于在循环或串操作指令中存 放循环次数或重复次数；放循环次数或重复次数；DX：数据寄存器。在数据寄存器。在32位乘除法运算时，存放位乘除法运算时，存放 高高16位数；在间接寻址的位数；在间接寻址的I/O指令中存放指令中存放 I/O端口地址。端口地址。地址指针寄存器地址指针寄存器SP：堆栈指针寄存器，其内容为栈顶的偏移地址；：堆栈指针寄存器，其内容为栈顶的偏移地址；BP：基址指针寄存器，常用于在访问内存时存放内基址指针寄存器，常用于在访问内存时存放内存单元的存单元的偏移地址。偏移地址。BX与与BP在应用上的区别在应用上

18、的区别作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；作为基址寄存器，作为基址寄存器，BX通常用于数据段，一般与通常用于数据段，一般与DS或或ES搭配使用；搭配使用；BP则通常用于堆栈段，与则通常用于堆栈段，与SS搭配搭配使用。使用。变址寄存器变址寄存器SI：源变址寄存器源变址寄存器DI：目标变址寄存器目标变址寄存器变址寄存器常用于指令的间接寻址或变址寻址变址寄存器常用于指令的间接寻址或变址寻址.段寄存器段寄存器用于存放逻辑段的段基地址。用于存放逻辑段的段基地址。 CS：代码段寄存器代码段寄存器DS：数据段寄存器数据段寄存器 ES：附加段寄存器附加段寄存器SS：堆栈

19、段寄存器堆栈段寄存器 堆栈段用于存放返回地址，保存寄存器内容，传递参堆栈段用于存放返回地址，保存寄存器内容，传递参数。数。指令指针寄存器指令指针寄存器IP：指令指针寄存器，其内容为下一条指令指针寄存器，其内容为下一条 要执行的指令的偏移地址；要执行的指令的偏移地址；标志寄存器标志寄存器FRFR（Flag RegisterFlag Register）、）、pswpswFLAGS：标志寄存器（程序状态字标志寄存器（程序状态字PSW）状态标志：存放运算结果的特征状态标志：存放运算结果的特征控制标志：控制某些特殊操作控制标志：控制某些特殊操作 6个状态标志位个状态标志位(CF，SF，AF，PF，OF，

20、ZF) 3个控制标志位个控制标志位(IF，TF，DF)CF -进位标志：算术运算时有进位进位标志：算术运算时有进位CF=1，无进位无进位CF=0PF-奇偶标志：运算结果中奇偶标志：运算结果中“1” 的个数为偶数的个数为偶数PF=1AF-辅助进位标志：第辅助进位标志：第3位向第位向第4位有进位时位有进位时AF=1ZF-零标志：运算结果为零标志：运算结果为“0”则则ZF=1SF-符号标志：运算结果为负数时符号标志：运算结果为负数时SF=1OF-溢出标志：运算结果超出规定范围溢出标志：运算结果超出规定范围OF=1IF-中断允许标志：中断允许标志：IF=1中断允许中断允许DF-方向标志，方向标志， D

21、F=0地址加地址加1TF-跟踪标志，跟踪标志，TF=1，为单步工作方式为单步工作方式2 2. .2 2 8088 CPU8088 CPU的引脚及其功能的引脚及其功能双列直插式封装双列直插式封装4040个引脚个引脚 图2-6 8088微处理器芯片引脚图30318088/8086特点特点3：支持多处理器系统支持多处理器系统最小模式：最小模式：系统控制总线的信号由芯片本身的引脚直接引出。系统控制总线的信号由芯片本身的引脚直接引出。仅需少量设备便可构成一个小型应用系统，也称为仅需少量设备便可构成一个小型应用系统，也称为单处理机模式。不能单处理机模式。不能DMA最大模式：最大模式：系统总线由系统总线由8

22、088和总线控制器和总线控制器8288共同构成。这共同构成。这种模式下构成的微型机除种模式下构成的微型机除8088 CPU以外，还可以以外，还可以接一个协处理器接一个协处理器8087。也称为多处理器模式。也称为多处理器模式。8088/8086可工作于两种模式可工作于两种模式32332.2 8088 CPU的引脚及功能的引脚及功能引脚定义的方法可大致分为：引脚定义的方法可大致分为：每个引脚只传送一种信息（每个引脚只传送一种信息（RDRD等）；等）；引脚电平的高低代表不同的信号（引脚电平的高低代表不同的信号（IO/MIO/M等）；等）；CPUCPU工作于不同方式有不同的名称和定义（工作于不同方式有

23、不同的名称和定义（WR/LOCK WR/LOCK 等）；等）；分时复用引脚（分时复用引脚（ADAD7 7 ADAD0 0 等）等） ；为了减少芯片的引脚，为了减少芯片的引脚，8088的许多引脚具有双重定义和功能，的许多引脚具有双重定义和功能，可以可以分时复用；即分时复用；即在不同时刻，这些引线上的信号是不同的。在不同时刻，这些引线上的信号是不同的。引脚的输入和输出分别传送不同的信息。引脚的输入和输出分别传送不同的信息。3440条引脚， 双列直插式封装=1，最小模式=0，最大模式地址、段寄存器状态复用；S6=0， S5=IF，S4S3=00，ES S4S3=01，SS S4S3=10，CS S4

24、S3=11，DS=1，访问输入输出端口；=0，访问存储器数据允许信号，数据总线上有有效数据；数据传送方向控制信号，=1，CPU发送数据；=0，CPU接收数据；输入信号，由内存或I/O设备发出。VccA15A16/S3A17/S4A18/S5A19/S6SS0HIGHMN/MXRD无功能无功能HOLD RQ/GT0HLDARQ/GT1WR LOCKIO/M S2DT/R S1DEN S0ALE QS0INTA QS1TESTREADYRESET12345678910111213141516171819204039383736353433323130292827262524232221GNDA14

25、A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND地址锁存允许信号，ALE=1，可屏蔽中断请求输入信号；系统状态信系统状态信号输出；号输出；图2-7 8088读周期的时序图3536IO/MDT/RSS0操作操作000发中断响应信号发中断响应信号001读内存读内存010写内存写内存011暂停暂停100取指令取指令101读读I/O端口端口110写写I/O端口端口111无作用无作用SS0与与IO/M、DT/R共同决定了最小模式下当前总线周共同决定了最小模式下当前总线周期的状态。期的状态。37 复位后的内部寄存器状态内部寄存器内部寄存器内容内容

26、内部寄存器内部寄存器内容内容CSCSFFFFHFFFFH IPIP00000000H HDSDS00000000H H FLAGSFLAGS00000000H HSSSS00000000H H 其余寄存器其余寄存器00000000H HESES00000000H H 指令队列指令队列空空38主要引线（最小模式下） 80888088是工作在最小还是最大模式由是工作在最小还是最大模式由MN/MXMN/MX端状态决定：端状态决定：MN/MX=0MN/MX=0时工作于最大模式，反之工作于最小模式。时工作于最大模式，反之工作于最小模式。数据信号线数据信号线(DB)(DB)与地址信号线与地址信号线(AB)

27、(AB)：AD7AD0：三态，地址三态，地址/ /数据复用线。数据复用线。ALEALE有效时输出地址的低有效时输出地址的低8 8位。位。传送数据信号时为双向。传送数据信号时为双向。A19A16：三态，输出。高三态，输出。高4 4位地址信号，与状态信号位地址信号，与状态信号 S6-S3分时复用。分时复用。A15A8 ：三态，输出。三态，输出。输出输出8位地址信号。位地址信号。39主要的控制和状态信号WR： 三态，输出。写命令信号；三态，输出。写命令信号；RD： 三态，输出。读命令信号；三态，输出。读命令信号；IO/M：三态，输出。指出当前访问的是存储器还是三态，输出。指出当前访问的是存储器还是I

28、/O接接 口。高：口。高：I/O接口，低：内存接口，低：内存DEN：三态，输出。低电平时，表示三态，输出。低电平时，表示DB上的数据有效；上的数据有效；RESET：输入，为高时，输入，为高时，CPU执行复位；执行复位；ALE： 三态，输出。高：三态，输出。高：AB地址有效；地址有效；DT/ R：三态，输出。数据传送方向，高：三态，输出。数据传送方向，高：CPU输出，输出， 低：低：CPU输入输入40例例： 当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行读存储器操作。41READY信号信号(输入输入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于协调用于

29、协调CPU与存储器、与存储器、I/O接口之间的速度差异，接口之间的速度差异，READY信号由存储器或信号由存储器或I/O接口发出。接口发出。READY=0时，时，CPU就在就在T3后插入后插入TW周期，插入的周期，插入的TW个数个数取决于取决于READY何时变为高电平。何时变为高电平。CPU处于空闲状态。处于空闲状态。42中断请求和响应信号中断请求和响应信号INTR：输入，可屏蔽中断请求输入端。输入，可屏蔽中断请求输入端。 高：有高：有INTR中断请求中断请求NMI：输入，非屏蔽中断请求输入端。输入，非屏蔽中断请求输入端。 低低高，有高，有NMI中断请求中断请求INTA：输出，对输出，对INT

30、R信号的响应。信号的响应。43总线保持信号总线保持信号HOLD：总线保持请求信号输入端。当总线保持请求信号输入端。当CPU以外的其他设备以外的其他设备要求占用总线时，通过该引脚向要求占用总线时，通过该引脚向CPU发出请求。发出请求。HLDA：输出，对输出，对HOLD信号的响应。为高电平时，表示信号的响应。为高电平时，表示CPU已放弃总线控制权，所有三态信号线均变为已放弃总线控制权，所有三态信号线均变为高阻状高阻状 态。态。为使微处理器工作于最大模式，从而与外部协处理器一起工为使微处理器工作于最大模式，从而与外部协处理器一起工作，应将作，应将MN/MXMN/MX引脚接地。引脚接地。lS2，S1和

31、和S0：这些状态位显示当前总线周期的功能。它们：这些状态位显示当前总线周期的功能。它们通常由通常由82888288总线控制器译码。总线控制器译码。443. 最大模式引脚最大模式引脚S2S1S0功能功能000中断响应中断响应001读读I/O010写写I/O011暂停暂停100取操作码取操作码101读存储器读存储器110写存储器写存储器111无效状态无效状态表表2-3 总线控制器（总线控制器（8288）使用）使用S2，S1和和S0产生的总线控制功能产生的总线控制功能453. 最大模式引脚最大模式引脚46IO/MDT/RSS0操作操作100发中断响应信号发中断响应信号101读读I/O端口端口110写写I/O端口端口111暂停暂停000取指令取指令001读内存读内存010写内存写内存011无作用无作用SS0与与IO/M、DT/R共同决定了最小模式下当前总线周共同决定了最小模式下当前总线周期的状态。期的状态。lRQ/GT1和和RQ/GT0：请求：请求/ /同意引脚，在最大模同意引脚，在最大模式下请求直接存储器存取（式下请求直接存储器存取