电子技术第11讲(触发器、寄存器) new

1、1第第11讲讲第第21章章 时序逻辑电路时序逻辑电路21.1 双稳态触发器双稳态触发器 R-S触发器触发器 D触发器触发器 JK触发器触发器21.2 寄存器寄存器2第第21章章 触发器和时序逻辑电触发器和时序逻辑电路路 触发器类型触发器类型触触发发器器双稳态触发器双稳态触发器单稳态触发器单稳态触发器无稳态触发器无稳态触发器按功能按功能按结构按结构RS触发器触发器JK触发器触发器D触发器触发器T触发器触发器主从触发器主从触发器维阻触发器维阻触发器3第第21章章 触发器和时序逻辑电触发器和时序逻辑电路路 21.1 双稳态触发器双稳态触发器21.1.1 R-S触发器触发器Q, Q 输出端输出端 1.

2、 基本的基本的R-S触发器触发器组成：用组成：用2个与非门个与非门(或或非门或或非门)构成构成&RDSDQQRD RESET直接复位端直接复位端SD SET直接置位端直接置位端4基本基本R-S触发器真值表触发器真值表SDRDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 0 0 保持原状保持原状 1 1 不确定不确定&RDSDQQ011100RD=0同时同时SD=1时时, Q=0。故。故RD称为称为复位端复位端,或称为或称为清清0端端5R-S触发器真值表触发器真值表&RDSDQQ011100SDRDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 0 0 保持原状保持

3、原状 1 1 不确定不确定SD=0同时同时RD=1时时, Q=1。故。故SD称为称为置位端置位端,或称为或称为置置1端端6&RDSDQQR-S触发器真值表触发器真值表SDRDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 0 0 保持原状保持原状 1 1 不确定不确定111100 指指RD、SD从从01或或10变成变成11时时,输出端状态不变输出端状态不变7&RDSDQQR-S触发器真值表触发器真值表SDRDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 0 0 保持原状保持原状 1 1 不确定不确定001111 指指RD、SD同时从同时从11变成变成00时时, 输

4、出端状态不定输出端状态不定8R-S触发器真值表触发器真值表SDRDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 0 0 保持原状保持原状 1 1 不确定不确定&RDSDQQ00111111&RDSDQQ001111110000即即Q、Q可能是可能是01,也可能是也可能是10。设计电路时此种情况设计电路时此种情况应避免应避免 指指RD、SD同时从同时从11变变成成00时时, 输出端状态不定输出端状态不定9R-S 触发器特点触发器特点:(1) 具有两个稳态（具有两个稳态（Q=0,Q=1或或Q=1,Q=0）, 称称为双稳态触发器。为双稳态触发器。(2) 可触发使之翻转可触发使之翻转

5、（使（使RD、SD之一为之一为1时可翻转）。时可翻转）。(3) 具有记忆功能（具有记忆功能（RD、SD都为都为0时，保持原来状时，保持原来状态）。态）。10R-S触发器应用举例触发器应用举例: 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K11R-S触发器应用举例触发器应用举例: 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K12R-S触发器应用举例触发器应用举例: 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲132. 2. 时钟控制电平触发的时钟控制电平触发的R-SR-S触发器（可控

6、触发器（可控RSRS触发器）触发器）触发器功能表触发器功能表CP: 时钟脉冲时钟脉冲(Clock Pulse) R、S控制端控制端CP S R Q n+1 说明说明 1 0 1 0 清清0 1 1 0 1 置置1 1 0 0 Qn 保持保持 1 1 1 不定不定 避免避免 0 Qn 保持保持&RDSDQQ&RSCP14CP S R Q n+1 说明说明 1 0 1 0 清清0 1 1 0 1 置置1 1 0 0 Qn 保持保持 1 1 1 不定不定 避免避免 0 Qn 保持保持状态表达式：状态表达式： Qn+1=S+RQn SR0 触发器功能表触发器功能表15时钟控制时钟控制电平触发电平触发的

7、的R-SR-S触发器触发器( (续续) )时钟控制时钟控制 只只有有CP=1时，输时，输出端状态才能出端状态才能改变改变电平触发电平触发 在在CP=1时，控制端时，控制端R、S的的电平（电平（1或或0）发生）发生变化时，输出端状变化时，输出端状态才改变态才改变用途用途: D触发器和触发器和J-K触发器的内部电路触发器的内部电路CP S R Q n+1 说明说明 1 0 1 0 清清0 1 1 0 1 置置1 1 0 0 Qn 保持保持 1 1 1 不定不定 避免避免 0 Qn 保持保持1621.1.3 D触发器触发器1. 时钟控制电平触发的时钟控制电平触发的D触发器触发器CP S R Q n+

8、1 说明说明 1 1 0 1 置置1 1 0 1 0 清清0 1 0 0 Qn 保持保持 1 1 1 不定不定 避免避免 0 Qn 保持保持1D其他两种情况不会出现其他两种情况不会出现&RDSDQQ&RSCP17 时钟控制电平触发的时钟控制电平触发的D触发器触发器 功能表功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1时时, Q n+1=DCP=0时时, 保持原状保持原状D D触发器具有触发器具有数据记忆功能数据记忆功能1DCP&RDSDQQ&18 时钟控制电平触发的时钟控制电平触发的D触发器触发器1DCP&QQ&符号符号RDSDRDSDDCPQQ192.维持阻塞型维持

9、阻塞型D触发器触发器符号符号&RDSDQQ&DCPRDSDDCPQQ20维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能符号符号D数据数据输入端输入端CP时钟时钟脉冲脉冲Q、Q 输出端，输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端 , 即即Q总是与总是与Q相反相反RDSDDCPQQRD 直接清直接清0端端(复位端复位端) RD=0,SD=1时，时，Q=0SD 直接置直接置1端端(置位端置位端) RD=1,SD=0时，时，Q=1 小圈小圈 表示低电平有效表示低电平有效21维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能(续续)功能表功能表CP Q n+1 D触发方式触发方

10、式: 边沿触发边沿触发（时钟上升沿触发）（时钟上升沿触发）功能表说明：功能表说明： 在在CP上升沿时，上升沿时，Q等于等于D；在在CP高电平、低电平和下降沿高电平、低电平和下降沿时，时，Q保持不变保持不变RDSDDCPQQ22时钟下降沿触发的时钟下降沿触发的维持阻塞型维持阻塞型D触发器触发器功能表功能表CP Q n+1 D功能表说明：功能表说明： 在在CP下降沿时，下降沿时，Q等于等于D；在在CP高电平、低电平和上升沿高电平、低电平和上升沿时，时，Q保持不变保持不变RDSDDCPQQ233. 集成集成D触发器介绍触发器介绍(1) 集成双集成双D触发器触发器74LS74RDSDDCPQQRDSD

11、DCPQQVcc(+5V)GND(地地)24D触发器应用举例触发器应用举例: 用用D触发器将一个时钟进行触发器将一个时钟进行2分频。分频。DCPQQCPCPQQ01RD、SD不用时，悬空不用时，悬空或通过或通过4.7k 的电阻接高电平的电阻接高电平频率频率FQ = FCP/2D触发器功能触发器功能CP 时，时，Q=D25用用2个个2分频器级联组成一个分频器级联组成一个4分频器分频器DCPQQDCPQQCP1Q2QF2Q =F1Q /2 = FCP/426(2) 集成集成4D触发器触发器74LS175RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(

12、+5V)GND特点特点: 一个集成电路中有一个集成电路中有4个个D触发器触发器, 时钟时钟CP公共公共, 清清0端端RD公共。公共。27集成集成4D触发器触发器74LS175的应用举例的应用举例抢答电路抢答电路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR500 x4+5V111&1+5V4.7k 蜂鸣器蜂鸣器CP1kHz主持人清主持人清0甲甲乙丙丁74LS175参赛人参赛人抢答按键抢答按键128(3) 集成集成8D触发器触发器QDRQDR内部有内部有8个个D触发器触发器CP1D8DRDGNDVcc 1Q2D3D 4D 5D6D7D2Q 3Q 4Q 5

13、Q6Q7Q8Q内部有内部有8个个D触发器触发器 Q输出输出 RD公共公共 CP公共公共29课堂练习课堂练习题目题目:时钟时钟CP及输入信号及输入信号D 的波形如图所示，试画的波形如图所示，试画 出各触发器输出端出各触发器输出端Q的波形，设各输出端的波形，设各输出端Q的的 初始状态初始状态=0。DQDCPQ1Q2DQDCP30DQDCPQ1课堂练习课堂练习(续续)CPDQ131课堂练习课堂练习(续续)Q2DQDCPCPDQ132作业：作业：P348习题习题 21.1.8， 21.1.1033 工作原理工作原理 & K CP JR SQQCP主主R-S从从R-SQM21.1.2 J-K触发器触发器

14、主从型主从型J-K触发器触发器主从主从JK触发器工作过程分两步：触发器工作过程分两步： CP=1时，主触发器接收输入信时，主触发器接收输入信号，从触发器被封锁而号，从触发器被封锁而保持不变保持不变； CP由由“1”变变“0”时，主触发器时，主触发器被封锁，从触发器接收主触发器的被封锁，从触发器接收主触发器的状态，触发器的状态状态，触发器的状态发生相应变化发生相应变化，CP0期间，触发器状态保持。期间，触发器状态保持。Q和和Q的变化的变化仅仅发生在发生在CP的下降沿的下降沿。脉冲触发方式脉冲触发方式34主从主从J-K触发器触发器逻辑表达式逻辑表达式QQRDSDJKCPQn+1=JQn+KQnJ

15、K Qn+10 0 Qn0 1 01 0 11 1 Qn符号符号35主从主从J-K触发器触发器R、S端功能端功能QQRDSDJKCPRD复位端复位端 SD置位端置位端 RD=0,SD=1时时Q=0 RD=1,SD=0时时Q=1正常工作时正常工作时 RD=1,SD=136主从型主从型JK触发器工作波形图举例触发器工作波形图举例J K Qn+10 0 Qn0 1 01 0 11 1 Qn0CPJKQ置置1清清0翻转翻转翻转翻转CP接收接收JK信号信号Q状态状态转变转变37有多个有多个J、K控制端的控制端的J-K触发器触发器J=J1J2K=K1K2QQRDSDJ1K1CPJ2K2&JK3810CPQ

16、Q当当JK=11时，在时，在CP下降沿翻转下降沿翻转(计数计数)用主从用主从J-K触发器构成触发器构成2分频器分频器CPQQRDSDJKCPFQ = FCP/2RS,JK悬空或通过悬空或通过4.7k 的的电阻接高电平电阻接高电平CPQ 239CP2个个2分频器级联组成分频器级联组成4分频器分频器F2Q = FCP/42Q1QCP2Q 4QQRDSDJKCPQQRDSDJKCP40触发器课堂练习触发器课堂练习题目：时钟题目：时钟CP及输入信号及输入信号D 的波形如图所示，试的波形如图所示，试画出触发器输出端画出触发器输出端Q的波形，设输出端的波形，设输出端Q的初始状的初始状态态=0。JKQ1DC

17、PQQ41触发器课堂练习触发器课堂练习(续续)CPDQ(J)K由主从型由主从型J-K触发触发器构成的器构成的D触发器触发器JKQ1DCPQQJ=0、K=1时，时，CP Q=0J=1、K=0时，时，CP Q=142例：例：P350习题习题21.1.14CPRDQ1(J)DQ2QSD=1QJDRDKQ1Q2DC43例：电路和输入信号波形如图所示，画出各触发器例：电路和输入信号波形如图所示，画出各触发器Q端的波形。各触发器的初始状态为端的波形。各触发器的初始状态为0。 解：解： 两个两个JK触发器触发器均连接均连接成下降成下降沿出发沿出发（T触发触发器）。器）。Q1Q244由由J-K触发器构成的触发

18、器构成的T和和T触发器触发器( P294 ) 将将JK触发器的触发器的J、K端连接在一起作为端连接在一起作为T端，端，就构成了就构成了T触发器，因此触发器，因此T触发器没有专门设计的触发器没有专门设计的定型产品。定型产品。 特性方程特性方程 Qn+1 = T QnTQnQn+1000011101110特性表特性表特性表可知，特性表可知，T=1，Qn+1=Qn，触发器为触发器为计数计数状态，状态，T=0，Qn+1= Qn，触发器为触发器为保持保持状态。状态。 QC1TQ1NCPT T触发器逻辑符号触发器逻辑符号45 当当T触发器的输入端为触发器的输入端为T=1时，时， 称为称为T触发器。触发器。

19、nnQQ 1T触发器的特性方程：触发器的特性方程：CPQQQC1 1T1CP由由J-K触发器构成的触发器构成的T和和T触发器触发器(P294)46（1）识别触发器类型，触发沿（上升）识别触发器类型，触发沿（上升沿、下降沿），确定输出输入逻辑式；沿、下降沿），确定输出输入逻辑式；（2）依据输入信号（注意）依据输入信号（注意R、S信号），信号），逐级画出输出信号。逐级画出输出信号。注意注意：有中间变量的，中间变量的波形：有中间变量的，中间变量的波形 也应画出。也应画出。分析步骤：分析步骤：4721.2寄存器寄存器21.2.1 数码寄存器数码寄存器(并行寄存器并行寄存器)DCP一个一个D触发器触发器

20、组成组成1位的数位的数码寄存器码寄存器CP上升沿上升沿,Q =DCP高电平、低电平、高电平、低电平、 下降沿，下降沿，Q不变不变由由D触发器组成，用于存放数码。触发器组成，用于存放数码。RDSDDCPQQ48由由4D集成电路集成电路74LS175组成组成4位二进制数寄存器位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高电平吊高电平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（电源（电源CP1D2D3D4D1Q2Q3Q4Q4D锁存器锁存器数码寄存器数码寄存器(续续)4位二进制数位二进

21、制数49数码寄存器数码寄存器(续续)由由8D集成电路集成电路74LS273组成组成8位二进制数寄存器位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q8Q8D锁存器锁存器Q4Q5Q6Q7D4D5D6D7 CP8位二进制数位二进制数D7D050数码寄存器用于计算机数码寄存器用于计算机 并行输入并行输入/输出接口输出接口外部设备外部设备(打印机打印机)8D锁存器锁存器1D8D1Q8QCPD7D0计算机计算机CPU控制信号控制信号计算机计算机CPU数据总线数据总线输出接口输出接口计算机总线画法计算机总线画法:一条粗线代表一条粗线代表8条线条线5121.2.2 串

22、行移位寄存器串行移位寄存器1. 用用D触发器组成的移位寄存器触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiRQ1Q2Q3Q4CP串行串行输入输入5213.6 寄存器寄存器13.6.2 串行移位寄存器串行移位寄存器1. 用用D触发器组成的移位寄存器触发器组成的移位寄存器经经4个个CP脉冲脉冲,Di 出现在出现在Q4上上Q1 Q2 Q3 Q4CP Di Di Di DiCP Di Di Di 0CP Di Di 0 0CP Di 0 0 0R 0 0 0 0由由D触发器组成的触发器组成的串行移位寄存器串行移位寄存器功能表功能表QSRDQSRDQSRDQSRDDiRQ1Q2Q3Q4CP串行串行输入输入53循环移位寄存器循环移位寄存器