SL-PE-012阻抗设计指示

1、深圳市深联电路有限公司SHEN ZHEN SUN&LYNN CIRCUITS CO.,LTD. 文件编号SL-PE-012版 本A修 改 号01页 码36 of 36文件 名称阻抗设计工作指示文件修改记录更改性质更改内容更改人生效日期修改号由00改为01新发行修改7.1.2中S1170介电常数表，增加S1000-2介电常数表尹华章尹华章30.Oct.200915.May.2010制订栏部门及职务：PE部/高级工程师审批栏部门及职务：PE部/经理姓名：尹华章姓名：刘井基签名：签名：受控文件签发记录部门分发会签部门分发会签HR/人政部PC/计划部ACC/财务部MAINT/维修部MK/市场部ENV/

2、环境保护部PU&MC/采购&物控部QA/品质保证部ME/工艺工程部CS/客户服务部PE/产品工程部COO/营运总监RD/研发部CEO/行政总裁PD/生产部Chairman/主席1.0 目的: 确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试COUPON设计之准则,确保产品能够满足生产的需要及客户要求。2.0 范围: 所有需要阻抗控制产品的设计、制作及审核。3.0 职责:3.1工程部负责本文件的编制及修订。3.2 MI设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制的流程指示、菲林修改指示及阻抗测试COUPON的设计。MI在生产使用过程中负责解释相关条款内容。3.3 品保部QAE

3、负责对工程资料的检查及认可。4.0 定义:4.1 特性阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为阻抗，它是电阻抗，电感抗，电容抗的一个矢量总和。4.2阻抗的分类：目前我司常见的阻抗分为：单端(线)阻抗、差分(动)阻抗、共面阻抗此三种情况。4.2.1单端(线)阻抗：英文single ended impedance ,指单根信号线测得的阻抗 。4.2.2差分(动)阻抗：英文differential impedance,指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。4.2.3 共面阻抗：英文coplanar impedance

4、 ,指信号线在其周围GND/VCC(信号线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。5.0 内容:5.1 阻抗设计流程： 5.1.1 客户指定压合结构阻抗设计流程：按客户压合结构要求计算出阻抗值是否可达到客户要求YES按客户压合结构制作内审核实阻抗要求完成内审核实阻抗要求完成NO按客户回复要求制作咨询客户：建议一、保证阻抗值更改压合结构;建议二、更改阻抗线宽/线距;建议三、按客户压合结构更改阻抗值; 注意：PP片的选择须按厂内常规PP选择5.1.2 客户未指定压合结构阻抗设计流程：客户未提供压合结构根据客户所提供要求将阻抗线的线宽、线距、阻抗值、铜厚、阻焊厚度、介电常数输入阻抗

5、计算软件得出介质层厚度值所得出介质层厚度通过匹配厂内常规PP片可以达到所得出介质层厚度通过匹配厂内常规PP片无法达到直接选择此PP片制作内审核实阻抗要求完成选择厂内最接近介质层厚度的PP片咨询客户：建议一：保证阻抗值更改阻抗线宽线距; 建议二：不更改阻抗线宽线距，更改阻抗值; 按客户回复要求制作内审核实阻抗要求完成5.2 阻抗控制需求的决定条件：当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。5.3 阻抗匹配的三个要素：

6、5.3.1 输出阻抗(原始主动零件) 特性阻抗（信号线） 输入阻抗（被动零件） （PCB板） 阻抗匹配5.3.2 当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差，所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整，信号失真。5.4 阻抗影响因素：5.4.1 Er：介电常数，与阻抗值成反比。内层介质介电常数外层介质介电常数阻焊油墨介电常数介质层介电常数查询方法详见附页3.45.4.2 H1，H2，H3.：线路层与接地层间介质厚度,与阻抗值成正比。5.4.3 W1：阻抗线线底宽度；W2：阻抗线线面宽度,与阻抗成反比。(W2=W1-A

7、) 基材铜厚侧蚀量（A）内层外层H OZ0.5MIL0.8MIL1 OZ0.8MIL1.2MIL2 OZ1.5MIL1.6MIL 5.4.4 T：铜厚,与阻抗值成反比。 A：內层为基板铜厚。 B：外层为基板铜厚+(孔铜厚度+5)*1.2 um。 C：基板铜厚对应表：基铜Hoz1oz2oz3oz以此类推成品铜厚13um28um60um90um以此类推5.4.5 S：相邻线路与线路之间的间距,与阻抗值成正比（差动阻抗）。5.4.6 C1：基材阻焊厚度,与阻抗值成反比； C2：线面阻焊厚度,与阻抗值成反比；C3：线间阻焊厚度, 与阻抗值成反比；CEr：阻焊介电常数，与阻抗值成反比。客户要求铜厚线路上

8、阻焊油墨厚度基材上阻焊油墨厚度无要求底铜Hoz15um成品铜厚-5um底铜1oz10um成品铜厚-10um有阻焊厚度要求且15um/按客户要求阻焊厚度成品铜厚5.5 阻抗的计算:(POLAR SI9000 计算模式)5.5.1 所有计算出来的阻抗值与名义值差别应小于阻抗范围的10%，例如客户要求60+/-10%ohm， 阻抗范围=上限66-下限54=12ohms，阻抗范围的10%=12X10%=1.2ohms，如超出须请示上级。5.5.2 常见的单端(线)阻抗计算模式：5.5.2.1 Surface Microstrip设计说明适用范围：外层阻焊前阻抗计算：参数说明：H1：外层到VCC/GND

9、间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度Er1: 介质层介电常数T1：线路铜厚=基板铜厚+(孔铜+5)*1.25.5.2.2 Coated Microstrip适用范围：外层阻焊后阻抗计算：参数说明：H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度Er1:介质层介电常数T1：线路铜厚=基板铜厚+(孔铜+5)*1.2CEr：阻焊介电常数C1: 基材阻焊厚度 C2: 线面阻焊厚度5.5.2.3 Embedded Microstrip适用范围:与外层相邻的第二个线路层阻抗计算例如一个6层板,L1、L2均为线路层,L3为GND或VCC层,则L2层的阻抗用此

10、方式计算. 参数说明:H1:线路层到相邻VCC/GND间介质厚度H2:外层到第二个线路层间的介质厚度+第二个线路层铜厚W2:阻抗线线面宽度 W1:阻抗线线底宽度T1:阻抗线铜厚=基板铜厚Er1:介质层介电常数(线路层到相邻VCC/GND间介质)Er2:介质层介电常数(外层到第二个线路层间)5.5.2.4 Offset stripline适用范围:两个VCC/GND夹一个线路层之阻抗计算参数说明：H1:线路层到较近之VCC/GND间距离H2:线路层到较远之VCC/GND间距离+线路层铜厚Er1:介质层介电常数(线路层到相邻VCC/GND间介质)Er2:介质层介电常数(线路层到较远VCC/GND间

11、介质)W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚5.5.2.5 Offset stripline适用范围：两个VCC/GND夹两个线路层之阻抗计算;例如一个6层板，L2,L5层为GND/VCC，L3,L4层为线路层需控制阻抗.参数说明：H1:线路层1到较近之VCC/GND间距离H2:线路层1到线路层2间距离+线路层1和线路层2铜厚。H3:线路层2到较远之VCC/GND间距离Er1:介质层介电常数(线路层1到相邻VCC/GND间介质)Er2:介质层介电常数(线路层1到线路层2间介质)Er3:介质层介电常数(线路层2到较远VCC/GND间介质)。T1: 阻抗线铜厚=基

12、板铜厚W2：阻抗线线面宽度;W1: 阻抗线线底宽度。5.5.2.6 Coated Microstrip阻抗计算模式同5.5.2.2，仅多一介质层（比如一个4层板,L1层需做阻抗控制,L2层为线路层，L3层为GND/VCC参考层）。5.5.2.7 OffsetStripline阻抗计算模式同5.5.2.4，仅多两个介质层(比如一个8层板，L4层需做阻抗控制,L2,L6 层为GND/VCC参考层，L2,L5为线路层）。5.5.3 常见的差分(动)阻抗计算模式：5.5.3.1 Edge-coupled Surface Microstrip 适用范围：外层阻焊前差动阻抗计算参数说明:H1：外层到VCC

13、/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度S1：差动阻抗线间隙Er1: 介质层介电常数T1：线路铜厚=基板铜厚+(孔铜+5)*1.25.5.3.2 Edge-coupled Coated Microstrip适用范围：外层阻焊后差动阻抗计算参数说明:H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度 W1: 阻抗线线底宽度S1：差动阻抗线间隙 Er1: 介质层介电常数T1：线路铜厚=基板铜厚+(孔铜+5)*1.2CEr: 阻焊介电常数C1: 基材阻焊厚度C2:线面阻焊厚度 C3:差动阻抗线间阻焊厚度5.5.3.3 Edge-coupled Embedded Micr

14、ostrip适用范围:与外层相邻的第二个线路层差动阻抗计算，例如一个6层板,L1、L2均为线路层,L3为GND或VCC层,则L2层的阻抗用此方式计算.参数说明:H1:线路层到相邻VCC/GND间介质厚度H2:外层到第二个线路层间的介质厚度+第二个线路层铜厚W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚Er1: 介质层介电常数（线路层到相邻VCC/GND间介质）Er2: 介质层介电常数（外层到第二个线路层间介质）S1：差动阻抗线间隙5.5.3.4 Edge-coupled Offset stripline适用范围：两个VCC/GND夹一个线路层之阻抗计算;参数说明：H1

15、:线路层到较近之VCC/GND间距离H2:线路层到较远之VCC/GND间距离+阻抗线路层铜厚Er1:介质层介电常数（线路层到相邻VCC/GND间介质）Er2:介质层介电常数（线路层到较远VCC/GND间介质）W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚S1：差动阻抗线间隙5.5.3.5 Edge-coupled Offset stripline适用范围：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗参数说明：H1:线路层1到较近之VCC/GND间距离H2:线路层1到线路层2间距离+线路层1,线路

16、层2铜厚H3:线路层2到较远之VCC/GND间距离Er1:介质层介电常数(线路层1到相邻VCC/GND间介质) Er2:介质层介电常数（线路层1到线路层2间介质）Er3: 介质层介电常数（线路层2到较远VCC/GND间介质）W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙5.5.3.6 Edge-coupled Offset stripline适用范围：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗参数说明：H1:线路层1到较近之VCC/GND间距离；H2:线路层1到线路层2间

17、距离+线路层1,线路层2铜厚；H3:线路层2到较远之VCC/GND间距离Er1:介质层介电常数(线路层1到相邻VCC/GND间介质) Er2:介质层介电常数（线路层1到线路层2间介质）Er3:介质层介电常数（线路层2到较远VCC/GND间介质）W2:阻抗线线面宽度 W1: 阻抗线线底宽度T1:阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙REr:差分阻抗线间填充树脂的介电常数备注：当REr=Er2时，5.5.3.5计算的阻抗值会等于5.5.3.6计算的阻抗值，因此一般情况下不用类似于5.5.3.6模式（含线间填充树脂）计算阻抗值。5.5.3.7 Edge-coupled Coated Micros

18、trip阻抗计算模式同5.5.3.2，仅多一介质层（比如一个4层板,L1层需做阻抗控制,L2层为线路层，L3层为GND/VCC参考层）。阻抗计算模式同5.5.3.4，仅多两个介质层(比如一个8层板，L4层需做阻抗控制,L2,L6层为GND/VCC参考层，L2,L5为线路层）。5.5.4 常见的共面阻抗计算模式5.5.4.1 Surface coplanar waveguide适用范围：外层蚀刻后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外

19、层到次外层之间的介质厚度W2:阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er1：介质层介电常数5.5.4.2 Coated coplanar strips适用范围：阻焊后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚+(孔铜+5)*1.

20、2Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度C2：线面阻焊厚度CEr：阻焊介电常数5.5.4.3 Surface coplanar waveguide with ground适用范围：外层蚀刻后单线共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层GND/VCC之间的介质厚度W2:阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er1：介质层介电常数5.5.4.4 Coated coplanar w

21、aveguide with grond适用范围：阻焊后单线共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层GND/VCC之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度C2：线面阻焊厚度CEr：阻焊介电常数5.5.4.5 Embedded coplanar waveguide 适用范围：内层单线共面阻抗，参考层为同一层面的GND/VC

22、C（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而与其邻近层为线路层，非GND/VCC。参数说明：H1：阻抗线路层到其下一线路层之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2:阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数5.5.4.6 Embedded coplanar waveguide with ground适用范围：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其邻近GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/

23、VCC即为参考层面）。参数说明：H1：阻抗线路层到邻近GND/VCC之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数5.5.4.7 Offset coplanar waveguide 适用范围：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其邻近的两个GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到其邻近GND/VCC层之间的介质厚度H2：阻抗线路

24、层到其较远GND/VCC层之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数5.5.4.8 Diff surface coplanar waveguide适用范围：外层蚀刻后差分共面阻抗，参考层为同一层面的GND/VCC。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层线路层之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗

25、线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er1：介质层介电常数5.5.4.9 Diff coated coplanar waveguide 适用范围：阻焊后差分共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er

26、1：介质层介电常数C1：阻抗线与GND之间阻焊厚度 C2：线面阻焊厚度C3：阻抗线间阻焊厚度 CEr：阻焊介电常数5.5.4.10 Diff surface coplanar waveguide 适用范围：蚀刻后差分共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er1：介质层介电常数5.5.4.11 Diff c

27、oated coplanar waveguide 适用范围：阻焊后差分共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层之间的介质厚度W2: 阻抗线线面宽度W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚=基板铜厚+(孔铜+5)*1.2Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度C2：线面阻焊厚度C3：阻抗线间阻焊厚度CEr：阻焊介电常数5.5.4.12 Diff embedded coplanar waveguide适

28、用范围：内层差动共面阻抗，参考层为同一层面的GND/VCC（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而与其邻近层为线路层，非GND/VCC。参数说明：H1：阻抗线路层到其下一线路层之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚 S1：差分阻抗线间隙Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数5.5.4.13 Diff embedded coplanar waveguide with ground适用范围：内层差分共面阻抗,参考层为同一层

29、面的GND/VCC及与其邻近GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到邻近GND/VCC之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚 S1：差分阻抗线间隙Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数5.5.4.14 Diff offset coplanar waveguide适用范围：内层差分共面阻抗,参考层为同一层面的GND/VCC及与其邻近的两个GND/VCC层。（阻抗线被周围GND

30、/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到其邻近GND/VCC层之间的介质厚度H2：阻抗线路层到其较远GND/VCC层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚 S1：差分阻抗线间隙Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数5.6 阻抗测试COUPON的设计：5.6.1 COUPON添加位置：阻抗测试COUPON一般放置于PNL中间，不允许放置于PNL板边，特殊情况（比如1PNL=1PCS）除外。5.6.2 COUPON设计注意事项：为保证阻抗测试数据的准确性，C

31、OUPON设计必须完全模拟板内线路的形式，若板内阻抗线周围被铜皮保护，则COUPON上需设计铜皮替代保护线；若板内阻抗线为“蛇形”走线，则COUPON上也需设计为“蛇形”走线(蛇形走线拐角处应为圆孔，不可为斜角)。5.6.3 阻抗测试COUPON设计规范：5.6.3.1 单端(线)阻抗：5.6.3.1.a 测试COUPON主要参数：A：测试孔直径1.10MM（2X/COUPON），此为测试仪探头大小；B：两测试孔间距为：3.59MM；C：测试定位孔：统一按2.0MM制作（2个/COUPON），锣板定位用；5.6.3.1.b 图形注解：5.6.3.1.c 设计COUPON注意事项：5.6.3.1

32、.c.1 保护线与阻抗线之间距需大于阻抗线宽。5.6.3.1.c.2 阻抗线长度一般设计在6-12INCH范围内。5.6.3.1.c.3相邻信号层之最近GND或POWER层为阻抗测量之接地参考层。5.6.3.1.c.4两GND及POWER之间所加信号线的保护线不可遮蔽到GND及POWER层之间任一层信号线。5.6.3.1.c.5为保证镀铜的均匀性，需在外层空板位加抢电PAD或铜皮。5.6.3.2 差分（动）阻抗：5.6.3.2.a 测试COUPON主要参数：A：测试孔直径0.65MM（4X/COUPON），其中两个为信号孔，另外两个为接地孔，均为测试仪探头大小；B：测试定位孔：统一按2.0MM

33、制作（23个/COUPON），锣板定位用； C：两信号孔间距为：5.08MM，两接地孔间距为：10.16MM。5.6.3.2.b 图形注解：5.6.3.2.c 设计COUPON注意事项：5.6.3.2.c.1 保护线与阻抗线之间距需大于阻抗线宽。5.6.3.2.c.2 阻抗线长度一般设计在6-12INCH范围内。5.6.3.2.c.3 相邻信号层之最近GND或POWER层为阻抗测量之接地参考层。5.6.3.2.c.4 两GND及POWER之间所加信号线的保护线不可遮蔽到GND及POWER层之间任一层信号线。5.6.3.2.c.5 两信号孔引出差分阻抗线，两接地孔在参考层需同时接地。5.6.3.

34、2.c.6 为保证镀铜的均匀性，需在外层空板位加抢电PAD或铜皮。5.6.3.3 共面阻抗:5.6.3.3.a 单端共面阻抗:5.6.3.3.a.1 测试COUPON主要参数：同单端阻抗。5.6.3.3.a.2 单端共面阻抗的类型：5.6.3.3.a.2.1 参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而与信号层临近的层面非GND/VCC（即非参考层）。POLAR软件计算模式见5.5.4.1；5.5.4.2； 5.5.4.5 。5.6.3.3.a.2.1.1设计COUPON注意事项：5.6.3.3.a.2.1.1.1 阻抗线与保护铜皮之间距需与G

35、ERBER中一致。5.6.3.3.a.2.1.1.2 阻抗线长度一般设计在6-12INCH范围内。5.6.3.3.a.2.1.1.3 阻抗线与其参考层面在同一层，参考层面为周围大铜皮。5.6.3.3.a.2.1.1.4为保证镀铜的均匀性，需在外层空板位加抢电PAD或铜皮。5.6.3.3.a.2.1.1.5 接地孔在信号线的同一层面与GND相连。5.6.3.3.a.2.1.2 图形注释(参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层)：5.6.3.3.a.2.2 参考层为同一层面的GND/VCC和与信号层临近的GND/VCC层。（阻抗线被周围GND/VC

36、C包围，周围GND/VCC即为参考层）。POLAR软件计算模式见5.5.4.4。 5.6.3.3.a.2.2.1 设计COUPON注意事项： 5.6.3.3.a.2.2.1.1 阻抗线与保护铜皮之间距需与GERBER中一致。5.6.3.3.a.2.2.1.2 阻抗线长度一般设计在6-12INCH范围内。5.6.3.3.a.2.2.1.3 参考层为同一层面GND/VCC和与信号层邻近的GND/VCC层。5.6.3.3.a.2.2.1.4接地孔在信号线的同一层面与GND相连，且在与信号层邻近的GND/VCC层接地。5.6.3.3.a.2.2.1.5 为保证镀铜均匀性，需在外层空板位加抢电PAD或铜

37、皮。5.6.3.3.a.2.2.2 参考层为同一层面的GND/VCC和与信号层临近的GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC和与信号层临近的GND/VCC为参考层）。5.6.3.3.b 差分共面阻抗：5.6.3.3.b.1 测试COUPON主要参数：同差分阻抗。5.6.3.3.b.2 差分共面阻抗类型：5.6.3.3.b.2.1 参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而与信号层临近的层面非GND/VCC（即非参考层）。POLAR软件计算模式见5.5.4.8 ；5.5.4.9 ；5.5.4.12 。5.6.3.3

38、.b.2.1.1 图形注解：参考层为同一层面的GND/VCC和与信号层邻近的GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。5.6.3.3.b.2.1.2 设计COUPON注意事项：5.6.3.3.b.2.1.2.1 阻抗线与保护铜皮之间距需与GERBER中一致。5.6.3.3.b.2.1.2.2 阻抗线长度一般设计在6-12INCH范围内。5.6.3.3.b.2.1.2.3 参考层为同一层面的GND/VCC，即参考层为周围大铜皮。5.6.3.3.b.2.1.2.4需在外层空板位加抢电PAD或铜皮，以保证电镀匀性。5.6.3.3.b.2.1.2.5 接地孔在信号线的同一层面与GND相连。5.6.3.3.b.2.2 参考层为同一层面的GND/VCC和与信号层邻近的GND/VCC层。（阻抗线被同一层面的GND/VCC和与信号层邻近的GND/VCC包围）。POLAR软件计算模式见：5.5.4.10，5.5.4.11。5.6.3.3.b.2.2.1图形注解：参考层为同一层面的GND/VCC和与信号层邻近的GND/VCC层。（阻抗线被同一层面的GND/VCC和与信号层邻近的GND/VCC包围）。5.6.3.3.b.2.2.2设计COUPON注意事项：5.6.3.3.b.2.2.2.1 阻抗线与保护铜皮之间距需与GE