第14章TMS320LF240X硬件系统设计

1、第第1414章章 TMS320LF240 x TMS320LF240 x 硬件系统设计硬件系统设计 14.1 DSP14.1 DSP硬件系统设计的硬件系统设计的一般步骤一般步骤14.2 3.3V14.2 3.3V和和5V5V混合逻辑系统设计混合逻辑系统设计14.3 14.3 电源转换电路电源转换电路设计设计14.4 14.4 时钟及复位电路时钟及复位电路设计设计14.5 14.5 外部外部数据存储器和程序存储器的扩展数据存储器和程序存储器的扩展14.6 14.6 实现实现片选片选的基本方法的基本方法14.7 14.7 JTAGJTAG仿真接口设计仿真接口设计14.8 14.8 总线驱动总线驱动

2、及及I/OI/O接口电路扩充设计接口电路扩充设计14.9 DSP14.9 DSP的的串行通信接口串行通信接口技术技术14.10 DSP14.10 DSP与与A/DA/D、D/AD/A的接口的接口14.1 14.1 DSPDSP硬件系统设计的一般步骤硬件系统设计的一般步骤根据系统要求选择合适的根据系统要求选择合适的DSPDSP芯片芯片 从从DSPDSP芯片的运算芯片的运算速度速度、运算、运算精度精度、DSPDSP芯片所提供芯片所提供的的片内资源片内资源、芯片的、芯片的开发工具开发工具及开发难易程度、芯片及开发难易程度、芯片的的功耗功耗、芯片的、芯片的封装封装、质量标准质量标准、供货情况供货情况、

3、生命周生命周期期等几个方面考虑。等几个方面考虑。 根据系统要求选择外围芯片根据系统要求选择外围芯片 如复位芯片、电源转换芯片、存储器、时钟芯片等。如复位芯片、电源转换芯片、存储器、时钟芯片等。尽量尽量选择市场上的主流和常用芯片选择市场上的主流和常用芯片。考虑电平兼容问题考虑电平兼容问题 LF240 x/240 xA DSPLF240 x/240 xA DSP的工作电压的工作电压3.3V3.3V，但很多外围芯片的工作电，但很多外围芯片的工作电压是压是5V5V。因此要考虑。因此要考虑3.3V3.3V和和5V5V电平兼容问题电平兼容问题。 设计电原理图设计电原理图 采用采用ProtelProtel等

4、软件进行电原理图设计，如有必要应对原理图进等软件进行电原理图设计，如有必要应对原理图进行仿真。行仿真。设计印制电路板图（设计印制电路板图（PCBPCB） 在完成在完成PCBPCB的设计进行制板以前，如有必要还要对的设计进行制板以前，如有必要还要对PCBPCB设计进设计进 行仿真，用以完成对信号完整性、电磁干扰、热仿真等的功行仿真，用以完成对信号完整性、电磁干扰、热仿真等的功 能检验。能检验。 14.2 3.3V14.2 3.3V和和5V5V混合逻辑系统设计混合逻辑系统设计 1 1各种电平转换标准各种电平转换标准图图14-1 5V CMOS14-1 5V CMOS、5V TTL5V TTL和和3

5、.3V TTL 3.3V TTL 开关电平标准开关电平标准2 23.3V 3.3V 器件与器件与5V5V器件接口器件接口 3.3V 3.3V 器件与器件与5V5V器件接口的器件接口的四类情况四类情况： 1）2）3）4）14.3 14.3 电源转换电路设计电源转换电路设计 常用电源转换芯片见常用电源转换芯片见表表14-114-1。 型号型号 规格规格备注备注TPS767D318PWPTPS767D318PWP1.8V 3.3V 1A1.8V 3.3V 1A双电压输出双电压输出3.3/1.8V3.3/1.8VTPS767D301PWPTPS767D301PWPAdjAdj（1.5-5.5V1.5-

6、5.5V） 3.3V 1A3.3V 1A双电压输出双电压输出3.3V/3.3V/可调可调TPS7133QTPS7133Q3.3V 0.5A3.3V 0.5A单电压输出单电压输出3.3V3.3VTPS7233QTPS7233Q3.3V 0.25A3.3V 0.25A单电压输出单电压输出3.3V3.3VTPS7333TPS73333.3V 0.5A3.3V 0.5A单电压输出单电压输出3.3V3.3V表表14-1 14-1 常用电源芯片常用电源芯片磁珠磁珠图图14-3 5V-3.3V14-3 5V-3.3V转换电路实例转换电路实例以以TPS7333TPS7333为例给出电源转换设计电路，如图为例给

7、出电源转换设计电路，如图14-314-3所示。所示。其其输入电压输入电压5V5V，输出，输出3.3V3.3V，输出，输出最大电流最大电流500mA500mA。 14.4 14.4 时钟及复位电路设计时钟及复位电路设计1 1时钟电路设计时钟电路设计时钟电路设计需要考虑以下问题：时钟电路设计需要考虑以下问题：（1 1）频率：频率：即系统工作的时钟频率。即系统工作的时钟频率。（2 2）信号电平：信号电平：是是5V5V还是还是3.3V3.3V，是，是TTLTTL电平还是电平还是CMOSCMOS 电平等。电平等。（3 3）时钟的）时钟的沿特性沿特性：上升沿和下降沿的时间。：上升沿和下降沿的时间。（4 4

8、）驱动能力驱动能力：考虑整个系统中需要时钟的器件数目。：考虑整个系统中需要时钟的器件数目。（5 5）有源晶振还是无源晶体有源晶振还是无源晶体：有源晶振驱动能力比较强，：有源晶振驱动能力比较强，频率范围也很宽，在频率范围也很宽，在1Hz-400MHz1Hz-400MHz之间。无源晶体的优之间。无源晶体的优点是价格便宜，但是驱动能力比较差，而且频率范围点是价格便宜，但是驱动能力比较差，而且频率范围也比较小（一般在也比较小（一般在20kHz-60MHz20kHz-60MHz）。）。图图14-4 14-4 外部振荡器时钟输入电路实例外部振荡器时钟输入电路实例（有源晶振）（有源晶振） 2 2复位电路设计

9、复位电路设计 TMS320LF240 x/240 xA TMS320LF240 x/240 xA系列系列DSPDSP为为低电平复位低电平复位。 一般来说，有两种复位电路的设计方法：一般来说，有两种复位电路的设计方法：专用芯片和专用芯片和 RCRC电路法。电路法。专用芯片复位电路实例如图专用芯片复位电路实例如图14-514-5。RCRC电路电路 设计的复位电路图实例如图设计的复位电路图实例如图14-614-6。 图图14-5 14-5 专用芯片复位电路实例专用芯片复位电路实例图图14-6 RC14-6 RC电路设计的复位电路图实例电路设计的复位电路图实例 14.5 14.5 外部数据存储器和程序

10、存储器的扩展外部数据存储器和程序存储器的扩展 图图14-714-7给出了给出了240 x/240 xA240 x/240 xA与外部程序存储器的接口电路图与外部程序存储器的接口电路图，DSPDSP的的地址线、数据线与程序存储器的地址线、数据线直接相连，利用地址线、数据线与程序存储器的地址线、数据线直接相连，利用PSPS* *信号选通外部程序存储器，并用信信号选通外部程序存储器，并用信RDRD* *信号请求从外部程序存信号请求从外部程序存储器读数据。储器读数据。图图14-814-8给出了给出了240 x/240 xA240 x/240 xA与外部数据存储器的接口电路图与外部数据存储器的接口电路图

11、，DSPDSP的地址线、数据线与数据存储器的地址线、数据线直接相连，利的地址线、数据线与数据存储器的地址线、数据线直接相连，利用用DSDS* *信号选通外部数据存储器，用信号选通外部数据存储器，用RDRD* *信号请求从外部数据存储信号请求从外部数据存储器读数据，用器读数据，用WEWE* *信号向外部数据存储器写数据。信号向外部数据存储器写数据。仿真调试阶段需用一片仿真仿真调试阶段需用一片仿真RAMRAM作为临时的程序存储器作为临时的程序存储器，仿真前将，仿真前将程序载入仿真程序载入仿真RAMRAM中，然后就可以进行单步执行、设置断点、全速中，然后就可以进行单步执行、设置断点、全速执行等调试操

12、作。仿真执行等调试操作。仿真RAMRAM电路见电路见图图14-914-9。 图图14-9 14-9 仿真仿真RAMRAM电路电路14.6 14.6 实现片选的基本方法实现片选的基本方法DSPDSP对外部功能器件的对外部功能器件的片选方法片选方法有两种：有两种：线选法和译码选通法线选法和译码选通法。一般使用一般使用通用译码器通用译码器74LSl38、74LSl39和和74LS154等等对对DSPDSP的的低位低位地址线进行译码地址线进行译码，如图，如图14-1014-10所示。所示。图图14-10 I/O14-10 I/O口空间的译码电路图口空间的译码电路图注注1 1：脚脚6 6没有连接，而且应

13、该把双排针连接器的该针脚去掉没有连接，而且应该把双排针连接器的该针脚去掉，仿真器的仿真器的DSPDSP连接器连接器通常用此脚进行定位通常用此脚进行定位。注注2 2：TDITDI、TCKTCK、TMSTMS、 EMU0EMU0、EMU1EMU1引脚最好接上拉电阻，引脚最好接上拉电阻，TRSTTRST* *引脚最好接下拉电阻。引脚最好接下拉电阻。图图14-11 JTAG14-11 JTAG仿真接口设计仿真接口设计14.7 JTAG14.7 JTAG仿真接口设计仿真接口设计 对对DSPDSP的的仿真调试和程序烧写均通过仿真调试和程序烧写均通过JTAGJTAG接口进行接口进行。图图14-11给出给出了

14、了LF240 x/240 xA的的JTAG仿真接口电路。仿真接口电路。 14.8 14.8 总线驱动及总线驱动及I/OI/O接口电路扩充设计接口电路扩充设计14.8.1 14.8.1 总线驱动电路总线驱动电路 在总线负载较重的情况，应在总线负载较重的情况，应使用总线缓冲器增强驱动能力使用总线缓冲器增强驱动能力。如。如图图 14-12所示。图中的所示。图中的74LVTH245还具有电平转换的功能。还具有电平转换的功能。 图图14-12 14-12 总线驱动电路总线驱动电路14.8.2 14.8.2 I/OI/O接口电路扩充设计接口电路扩充设计 I/OI/O口（输入口（输入/ /输出口）输出口）是

15、是DSPDSP应用系统中不可缺少的组应用系统中不可缺少的组成部分。成部分。外扩外扩I/OI/O口的方法主要有两种口的方法主要有两种：v 一种是采用一种是采用TTLTTL电路或电路或CMOSCMOS电路的电路的三态缓冲器、触三态缓冲器、触发器和锁存器等构成简单发器和锁存器等构成简单I/OI/O口口。v另一种是另一种是采用通用采用通用I/OI/O集成芯片集成芯片或可编程逻辑器件构或可编程逻辑器件构成外部成外部I/OI/O口。口。在进行简单在进行简单I/OI/O接口电路的设计时，一般应遵循接口电路的设计时，一般应遵循“输入输入三态、输出锁存三态、输出锁存”与总线相连的设计原则，即输入口可与总线相连的

16、设计原则，即输入口可使用三态缓冲器或带有三态输出的锁存器，而输出口只使用三态缓冲器或带有三态输出的锁存器，而输出口只能使用锁存器，否则将无法保留所送信号。能使用锁存器，否则将无法保留所送信号。14.9 DSP14.9 DSP的串行通信接口技术的串行通信接口技术 14.9.1 14.9.1 各种标准串行通信接口各种标准串行通信接口表表14-7 14-7 各种串行接口性能比较各种串行接口性能比较 RS-232CRS-232CRS-422ARS-422ARS-485RS-485功功 能能全双工全双工全双工全双工半双工半双工传输方式传输方式单端单端差分差分差分差分最大速率最大速率20 20 kbit/

17、skbit/s10 10 Mbit/sMbit/s10 10 Mbit/sMbit/s最大距离最大距离1515m m12001200m m12001200m m抗干扰能力抗干扰能力弱弱强强强强常用接口芯片常用接口芯片MAX232MAX232MAX3232MAX3232MAX491MAX491MAX485MAX48514.9.2 14.9.2 PCPC机与机与DSPDSP的点对点的串行通信接口的点对点的串行通信接口使用使用MAX3232MAX3232实现实现TTL/RS-232CTTL/RS-232C之间的电平转换电路之间的电平转换电路，如如图图14-1414-14所示。所示。 图图14-14

18、14-14 TTL/RS-232CTTL/RS-232C电平转换电路电平转换电路 PCPC机机RS-232/RS-232/RS-422RS-422转换器转换器RS-232RS-232电平电平RS-422ARS-422A电平电平TTLTTL电平电平DSPDSP422/ 422/ TTLTTL电平转换电平转换图图14-15 14-15 基于基于RS-422ARS-422A的串行通信连接框图的串行通信连接框图PCPC机机RS-232/RS-485RS-232/RS-485转换器转换器RS-232RS-232电平电平RS-485RS-485电平电平TTLTTL电平电平DSPDSP485/485/TTL

19、TTL电平转换电平转换图图14-16 14-16 基于基于RS-485RS-485的串行通信连接框图的串行通信连接框图为了为了提高提高串行通讯的串行通讯的可靠性可靠性，增大串行通讯的距离增大串行通讯的距离，可，可采用采用RS-RS-422A422A、RS-485RS-485等标准来实现等标准来实现PCPC机与机与DSPDSP之间的串行通讯。基于之间的串行通讯。基于RS-RS-422A422A的串行通信连接框图如图的串行通信连接框图如图14-1514-15所示，基于所示，基于RS-485RS-485的串行通的串行通信连接框图则如图信连接框图则如图14-1614-16所示。所示。 14.10.1 14.10.1 DSPDSP与与A/DA/D的接口的接口LF240 x/240 xA DSPLF240 x/240 xA DSP内部具有内部具有1010位位A/DA/D转换模块转换模块，其输入范围为，其输入范围为0-0-3.3V3.3V，转换速度为转换速度为375375nsns。这对于一般的应用场合已经可以满足这对于一般的应用场合已经可以满足要求，但要求，但对于需要高精度或高速模数转换的场合，就需要外扩对于需要高精度或高速模数转