声控密码电子锁电路设计[1]..

1、河南科技学院新科学院2013届本科毕业论文（设 计）倒萨 论声控密码电锁电路设计学生姓名：马秉旭 所在系别：电气工程系 所学专业：电气工程及其自动化 导师姓名：洪源 完成时间：_声控密码电子锁电路设计摘要采用逻辑门电路设计电子密码锁，阐述了其工作原理，给出了具体的电路原理图。该密码锁具有密码预置功能，保密性强，误码报警，并且报警时间可以设定，同时用数码管显示出报警时间。密码正确时驱动继电器控制开锁指示灯，误码时报警信号由蜂鸣器发出，声音为间歇式鸣笛。采用自行设计的5V稳压电源供电，具有耗电省等特点。使用时用户必须按下确认按钮后方可知用户输入的密码是否与预置密码一致，当密码正确时密码锁可以被打开

2、，点亮绿色二极管亮代表密码正确，锁可以打开。密码不正确时按下确认按钮，红色二极管被点亮，同时蜂鸣器鸣笛十秒，数码管显示十秒倒计时；倒计时结束时，数码管显示00，对其产生的编码信号经门电路处理后转化为低电平信号，传给秒脉冲电路控制端，使其停止工作，从而脉冲驱动的蜂鸣器也停止报警。关键词： 电子密码锁，数字电路，预置密码，误码报警Voice electronic cipher lock circuit designAbstract The logic gate circuit design electronic trick lock, expounds its working principle,

3、 give a specific circuit principle diagram. This combination lock has password preset functions, secrecy is strong, error alarm, and alarm time can set, and with a digital alarm time tubes to display. When the correct password is driving relay control the lock indicator light, error alarm signal whe

4、n a voice for the buzzer, intermittent whistling. Self-designed 5 V voltage power supply, has the power saving, etc. When using the user must be on the confirm button that behind the password of user input and preset password, whether consistent when the correct password combination lock can be open

5、 when, light green light represents the correct password, diode can open the lock. Password is not correct press confirm button, red diode to light, and ten seconds, sirens buzzer digital pipe display ten seconds to countdown; The end of the countdown, digital pipe display, to produce a signal gate

6、after processing the code into low level signals to the second pulse, the control circuit, make its stop work and pulse of driver buzzer also stopped the police.Keywords: electronic trick lock,Digital circuit,Preset password,Error alarm目 录1.前言11.1 声控电子锁的应用与发展11.2设计任务12.1方案比较12.2方案论证42.3方案选择53单元模块电路设

7、计53.1序列脉冲检测电路设计53.2 取样及放大整形电路设计113.2.1 时基电路NE555123.3延时及脉冲产生电路设计143.3.1双时基电路NE556153.4开锁次数检测及报警电路153.4.1计数器74161163.5开锁电路设计174调试电路1841调试要点1842电路调试19结论19致谢20参考文献20外文资料的中文译文20附录251.前言1.1 声控电子锁的应用与发展随着电子科学技术的发展，20世纪70年代，随着微电子技术的应用，出现了磁控锁、声控锁、超声波锁、红外线锁、电磁波锁、电子卡片锁、指纹锁、眼球锁、遥控锁等。这些锁具有机械结构所无法比拟的高保密性能。目前，锁还可

8、在特定的系统中、按设定的逻辑关系实现系统的程序控制。1.2设计任务 声控电子锁是利用掌声的节奏开锁，代码检测电路是系统的主要部分。是设计一个由掌声的节奏（序列脉冲）控制的电子锁，序列脉冲由4位0、1代码构成（代码可自行设定）。当掌声产生的序列脉冲包含有自行设定的代码1101，使电路输出一个高电平，推动执行机构动作把门打开。执行结果由LED发光二极管指示。输入一次开锁信号未将门打开，可重复三次，否则，启动音响报警电路并自锁。2.系统总体方案设计2.1方案比较方案一: 传声器放大整形电路10秒单稳延时电路及脉冲产生电路计数器2计数器3计数器4计数器1计数器5138译码器非门与门开锁驱动电路开锁模拟

9、指示电路报警器时钟脉冲指示电路计数器6图1. 基于门电路原理框图方案原理：掌声通过传声器转化为电信号，此电信号为负相脉冲信号，为尖波。电信号通过放大整形电路转化为正脉冲信号。脉冲信号分别送到四个计数器中，同时脉冲信号输入10秒延时电路中，触发电路延时，同时触发脉冲产生电路输出周期为1秒的脉冲信号，脉冲信号的高、低由指示电路显示。将脉冲信号送到计数器5中，将计数结果送到38译码器中，译码器输出Y1、Y2、Y3、Y4分别接在计数器的功能端，且分别选通计数器。 由于计数器由译码器选通，因此在拍掌的时候也要注意时间的把握，计数器在高电平时选通，因此在38译码器的输出端分别接上非门，脉冲信号计数器在每个

10、脉冲上升时候计数一次，同时选通4个并联计数器中的一个，所以要脉冲信号为高电平后拍掌，由电路可以知道，必须先拍掌启动开锁电路，然后再按照正确的开锁密码开锁。当拍掌信号转化为电信号为1101时，计数器1计数器4的Q1分别1101，计数器3输出通过非门再与其他计数器输出相与得到一个高电平，即开锁电平。开锁电平驱动开锁电路和开锁指示电路。计数器6主要计数开锁次数，当开锁次数超过限定次数启动报警电路，同时报警信号送到放大整形电路，使放大整形电路不工作，即自锁。方案二： 声音采集电路放大电路单稳态触发器多谐振荡器报警电路图2 基于单稳态触发器原理框图方案原理：采用压电陶瓷片采集声音信号，经三极管C9013

11、反向放大后触发一个NE555芯片构成单稳态触发器，驱动蜂鸣器和发光二极管工作，发光二极管和蜂鸣器两端用稳压管使电压稳定方案三： 传声器放大整形电路1101检测 电路 开锁模拟指示电路10秒单稳延时电路及脉冲产生电路时钟脉冲指示电路报警器开锁驱动 电路计数器（开锁次数检测图3. 基于检测电路原理框图方案原理：由原理框图可见，该电子线路以脉冲数字电路为主体，兼有音频放大部分。图中，传声器是将一个声音信号转换成一个负相尖脉冲，经过三级管放大后触发NE555产生一个正脉冲信号，相当于对信号的整形。正脉冲分两路信号分别送到检测电路和NE556。NE556内部由两个NE555构成，一个做10秒单稳态延时电

12、路另一个做脉冲信号产生电路。由放大整形后得到的脉冲信号经过反相送到延时电路，触发单稳态电路延时，延时电路产生的正脉冲冲信号触发脉冲产生电路产生时钟脉冲送到检测电路，为检测电路提供一个时钟脉冲。当输入信号的信号不能使检测电路启动开锁驱动电路时，必须经过声音信号再次触发单稳态延时，延时电路产生的正脉冲送到计数器，通过计数可以知道开锁次数，当开锁次数超过限定次数时，触发报警电路报警，同时信号触发信号送到放大整形电路中，锁定放大电路，从而达到自锁的功能。设计中的核心部分是检测电路，从1101序列脉冲作为开锁命令，进一步说明电子线路工作原理和开锁过程。第一声掌声是使脉冲检测电路进入一个工作周期的启动信号

13、。它使10秒单稳延时电路输出一个高电平，开启了时钟脉冲产生电路，并输出7个周期为1秒的方波，1101序列脉冲检测电路开始对输入信号进行识别。若在一连串的掌声中出现了“啪!啪!义!啪!”的节律时，意即输入信号中包含有1101序列脉冲，则检测电路有一个高电平输出高电平。此即开锁信号，继电器吸合，使开门电机运转，门被打开。时序逻辑电路要求输入信号x脉冲与时钟脉冲同步，即对拍手时机提出要求。由于检测电路所用JK触发器是在时钟脉冲下降沿出现时，发生状态转换，因此，当时钟脉冲高电平快要结束前拍掌，则x为1;拍掌太迟或不拍掌，则输入信号被当作00。为了满足时序电路这种同步工作的需要，掌握好拍掌时机，电路中设

14、计了时钟脉冲指示电路。它由两个不同颜色的光二极管（黄、红）来指示时钟脉冲高、低电平，当高电平时黄色发光二极管亮，表示时钟脉冲处在高电位，此时拍掌，X输入为1信号;不拍掌或在黄光熄灭以后再拍掌，输入x为0信号。从以上分析智能声控电子锁的工作原理中可以看出:拍掌太慢或太快，开不了锁;拍掌节律不符，开不了锁;不掌握开锁电路周期性，亦开不了锁。因此对于不懂使用方法，不知道拍掌特定节律的不速之客，乱拍手掌是绝对打不开锁的。当开锁次数超过限定次数是报警电路触发同时电路自锁增加了电路电子锁的安全性。2.2方案论证方案一：当第一个掌声启动开锁电路后，启动10秒延时电路进一步启动时钟脉冲产生电路整个电路开始工作

15、。在时钟脉冲下 依次选通计数器1计数器4，在同步时钟脉冲下如果掌声信号输入为1101，则计数器1计数器4的Q1端输出依次为1101，计数器三的输出经过非门变低，四路信号经过与门输出为高电平，驱动开锁驱动电路工作，门打开。如果在同步时钟脉冲下接收的掌声信号不为1101，那么最后与门输出为低，开门电路不工作。开门次数通过一个计数器计数，当超过开门次数电路驱动报警电路报警，且同时送出一个自锁信号到放大整形电路，是整个电路自锁，在报警后在可将计数器复位，则解除自锁。因此只有把握开门时间以及拍掌毫亿兆时节奏，才能使门打开，否则电路报警且自锁。方案二：由于单稳态触发器是低电平触发，时间比较短暂，报警不明显

16、，不易觉察，而且没有设置掌声信号检测电路，电路不严谨，不予采用；方案三：当第一个掌声输入电路经过放大整形后送到JK触发器，同时启动10秒延时电路工作，延时电路进一步启动时钟脉冲产生电路，JK触发器是脉冲触发所以输入信号要在触发信号之前输入。当输入掌声信号为1101时，JK触发器经过一系列的状态转变，最后输入一个高电平，即开锁电平，驱动开锁驱动电路工作，门打开。当输入掌声信号不为1101时，JK触发器状态变化结果输出电平为低，即不能使门打开。经过计数器判断开门次数，当开门次数超过限定时，电路报警且信号返回到放大整形电路中使电路自锁，整个电路的安全性得到了保证。电路还设置了复位功能，使电路从新工作

17、。2.3方案选择通过论证两种方案虽然实现过程不同，但是都能够实现设计要求的功能。通过框图我们可以看出方案一的电路结构明显比方案三的复杂，特别是在检测电路的设计中，方案一用了四个计数器。从成本考虑，方案一和方案三在实现同一个电路功能的时候，方案一明显比方案三的成本高得多。从具体制作考虑，方案一过于电路过于复杂，电路元件重复较多，方案二单稳态触发器是低电平触发，时间比较短暂，报警不明显，不易觉察，而且没有设置掌声信号检测电路，电路不严谨，不予采用。因此虽然三个方案都能实现功能，但方案二的可行性更高。在次，方案一在每次开锁的时候都必须先拍掌一次来启动整个系统，相比之下方案三检测与启动同步，设计方面比

18、方案一更加巧妙，比方案二更严谨。因此我们选择方案三。3单元模块电路设计3.1序列脉冲检测电路设计序列脉冲检测电路是智能声控电子锁的“大脑，是判断开门与否的电路。该部分电路的设计工作，是整个电子线路的设计重点，要分好几个步骤才能完成。(一)设计状态转换图1.用递推设定法设计相应状态及电路状态转换主链，如图4所示，图中各状态的排列次序为输入/输出(X/Y)，以下同。S00S1S2S3S41/01/00/01/1图4. 1101序列脉冲检测电路状态转换主链图其设计思路是:设电路初始状态为S0。从初始伏态出发，依照输入X为1101的顺序，每输入一个X，便设定了一个相应的电路状态，就有S1、S2、S3、

19、S4四个状态。用箭头把S0到S4五个状态顺序连接，并标注对应的转换条件(X/Y)，形成了状态转换主链图。在S3状态下，再输入1脉冲后，检测电路已检测到1101的序列脉冲，则电路输出Y为1，同时电路应转换到S4状态。2.用映射比较法确定状态转换分支：上面所说的状态转换主链，是假设输入信号(用X表示)按照欲检测脉冲序列的组合顺序逐个输入，电路状态作相应的转换而组成的一条状态转换主链。但是在某一个状态下也可能输入的是另一个逻辑量，使得状态转换出现分支；此状态转换分支离开转换主链后，我们用映射比较法判定状态转换分支的转换方向。例如，在主链中S2的状态下，输入一个X，即为1逻辑值，则已输入脉冲序列为11

20、1，将111与欲检测脉冲序列1101的前三位110作比较，不符;将111的后两位11与1101的前两位作比较，两者都是11，即映射比较结果，有两位相符(n=2)，因此，该状态转移分支从S2状态出发，仍转回到S2状态。再如，在S4状态下，输入脉冲为1，此时已输入脉冲序列是11011。将其后四位1011与欲检测脉冲序列1101全四位相比较，不符;将其后三位011与1101前三位相比较，不符;将其后两位11与1101的前两位作比较，两者均为11，相符合位为(n=2)，则此状态转换分支应转回到S2状态。当然，在S4状态下，亦可输入0脉冲，此时已输入脉冲为11010序列。将此脉冲序列的后四位、后三位、后

21、两位及末位与1101脉冲序列的全四位、前三位、前两位及首位作对应比较，结果无相符合位(即n =0)，则该分支应转回到S0状态。依此类推，可以把离开状态转换主链的所有状态转换分支的转移方向全部确定，然后逐一标注到状态转换主链图中去，并注明相应的转换条件，便得到一幅完整的1101序列脉冲检测电路的状态转换图。如图5所示：0/0S0S1S2S31/01/00/0S41/10/01/00/01/00/0图5 1101序列脉冲检测电路状态转换图 (二)简化状态转换图比较一下图5中的S1和S4两个状态就会发现，两个状态是相互等效的。因为从S1状态出发的两条状态转换路径的转换条件(0/0, 1/0)及所到达

22、的目标状态(S0,S2)与从S4出发的两条状态转换路径的转换条件(0/0,1/0)及所到达的目标状态(S0,S2)是对应一致的。既然S1与S4状态等效，则在状态转换图中就可以把S4合并到S1状态去，S4状态则删去，使状态转换图得到简化。在状态转换简图中，原从S4出发的两条状态转换路径被吸收，而从S3指向S4的一条状态转换路径，改向为S1。简化后的1101序列脉冲检测电路状态转换图如图6所示：0/0S0S1S2S31/01/00/00/01/00/01/1图6 1101序列脉冲检测电路状态转换简图(三)列状态表根据状态转换简图，可列出状态表，如表1所示。表1 状态表 XS 0 1 S/YS0S1

23、S2S3S0/0 S1/0S0/0 S2/0S3/0 S2/0S0/0 S1/1 (四)列状态编码表 因为1101序列脉冲检测电路的状态转换简图中只用S0到S3共四个状态，所以该检测电路可用两只JK触发器产生的两位二进制码来表示四个状态。其状态编码表，如表2所列。表2 状态编码表SQ1 Q0S00 0S10 1S21 0S31 1 (五)列编码后的状态表编码后的状态表如表3所列：表3 编码后的状态表S X01Q1nQ0nQ1n+1Q0n+1YQ1n+1Q0n+1Y0 00 0 00 1 00 10 0 01 0 01 01 1 01 0 01 10 0 00 1 1 (六)列J, K端激励表根

24、据JK触发器的特征方程及编码后的状态表，列出各触发器J, K端的激励表，如表4所列：表4 触发器激励表 由表4知J、K的触发器状态转换的激励条件，如表5所示。表5 JK触发器状态转换的激励条件 (七)用卡洛图求Y及各J, K的逻辑函数式图7 卡洛图组合逻辑电路中用两输入与非门，并希望所用与非门最少，故由卡洛图(图7)简化得下列逻辑函数式: ；本实验采用74LS76型双JK触发器，其引脚排列如图8所示，其真值表见表6。它采用主从型结构，是下降边沿触发的边沿触发器， 即在CP脉冲下降沿（“10”）触发翻转。触发器的次态取决于它的状态方程，可见它具有置1、置0、保持和翻转四种功能。图8 74LS76

25、引脚图 J-K触发器：74LS76是带有置位和清零的双JK触发器，每个触发器都有一个单独清零置“1”输入端，有Q互补输出。为下降沿触发型JK触发器。表6 74LS76的真值表 通过上面的分析得出的逻辑函数式连接出正确的JK触发器接线图如9所示图9 74LS76实现检测接线图通过上面的介绍我们可以知道当输入X信号依次为1101时，在电路图最右边的元件的3脚输出一个高电平，否则输出一个低电平。其中CP脉冲为整个电路提供一个时钟信号，延时信号主要是在每一次开锁后是JK触发器复位。3.2 取样及放大整形电路设计取样实际上就是将一个声音信号转化成一个电信号，用一个简单的电阻串联话筒既可后成，当然这样的电

26、信号无法再数字电路中使数字电路实现功能，因此必须经过放大整形，电路如图10所示。图10 取样及放大整形电路 当一个掌声拍响后，话筒接收到声音信号，话筒导通，则产生一个负相尖脉冲经过电容C6送到三极管的基极，经过三极管将声音脉冲信号放大，送到NE555的2脚，触发NE555产生一个正脉冲信号，脉冲宽度由R3、C3确定。从而达到将声音信号取样、放大整形的目的。同是还可以将声音信号延时，防止声音信号时间短而导致声音信号和JK触发器不能同步的困扰。 其中异或门输入端为+VCC和自锁信号，当电路正常工作时异或门输出为高，当电路报警时自锁信号为高异或门输出为低NE555不工作，从而达到电路自锁的目的。3.

27、2.1 时基电路NE555在这里NE555的作用起到了整形及延时的目的。其实NE555在大学电路的学习中是一个并不陌生的元件，在数字电路的学习中，应用也十分广泛。由其可构成单稳态触发器、自激多谐振荡器以及施密特触发器等在数字电路中都有十分广泛的应用，在电冰箱保护电路设计中要求断电延时，我们首先想到的就是单稳态触发器的延时功能。为更好的了解整个电路的功能，在这里我们先将NE555的功能以及构成的单稳态触发器做简单的介绍：NE555：时基电路555是一种用途较广的精密定时器，可用来发生脉冲、作方波发生器、自激振荡器、定时电路、延时电路、脉宽调制电路、脉宽缺少指示电路、监视电路等。其工作电压为518

28、V，常用1015V，最大输出电流200mA，可驱动功率开关管、继电器、发光管、指示灯，做振荡器时，最高频率可达300kHz。NE555的元件图如11所示 图11 NE555的元件图管脚功能介绍： 1脚为地； 2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；当触发器接受下比较器A1从S脚输入的高电平时，触发器被置于复位状态，3脚输出高电平；2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电压小于1Ucc/3，此时3脚输出高电平。6脚为阈值端，

29、只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端3脚都输出低电平。5脚是控制端。7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。8脚接电源电压Vcc单稳态触发器：单稳态触发器在数字电路中应用也是比较多的。通过上面NE555的介绍我们已经基本了解了其元件内部结构。如图12：图12 单稳态触发器电路工作原理：当电

30、路通电时，位于7脚的三极管截止，+Vcc通过R5对C5进行充电，当C5上的电压大于2/3Vcc时，内部比较器翻转，输出低电平， RS触发器复位，输出端为低，则三极管导通，电容迅速放电，输出端为低保持不变。如果负跳变触发脉冲由2输入，当电压值下降到1/3Vcc时，同相比较器翻转，输出低电平，RS触发器置位，输出端为高且三极管截止，电源通过R5再次向C5充电，重复上述过程，输出高电平的脉冲宽度为1.1RC。波形比较如图13所示：图13 单稳态触发电路波形图3.3延时及脉冲产生电路设计在设计之初我们有两个NE555分别实现延时和产生脉冲。考虑靠成本我们选用双时基电路NE556实现延时和脉冲产生，电路

31、如图14所示： 图14 延时及脉冲产生电路NE556由两个独立的NE555够成，每个NE555与上面介绍的相同。在NE556的左边够成一个单稳态触发电路，延时10秒，即一个开锁周期。原理与上面NE555相同，这里就不做介绍。在NE556的右边够成一个多谐振荡器，且由单稳态触发电路触发。在电路中产生周期为1秒的脉冲信号，为JK触发器提供时钟信号。触发信号后面接两个发光二极管是为了指示电路高、低电平，当脉冲为高电平时，LED3发光，反之，则LDE2发光。指示电路在指示何时拍掌时极其重要，过快或过慢够不能打开电子锁，因此加上指示电路是十分必要的。3.3.1双时基电路NE556NE556相当于是NE5

32、55的延伸。双时基NE556组成的双时基延时计数脉冲产生电路，有单稳态延时电路和计数脉冲产生电路2部分组成，如图所示。巧妙的电路组合，在电路设计时节约器件。其功能管脚如图15 所示：图15 NE556的管脚图3.4开锁次数检测及报警电路电路中设计一个开锁检测次数电路为电路起到一个保险的作用，当数次开锁失败后通过次数检测后可以自锁电路以及报警，为整个电子锁的安全性提供了保证。对于次数检测电路的设计很简单一，直接有一个计数器可以完成次数检测，在这里我们选用计数器74161，其具体电路设计如图16所示：图16 开锁次数检测及报警电路当74161的RD、LD、EP、ET分别为高时，当2脚CP脉冲端有脉

33、冲信号时，在每个脉冲的上升沿时开始计数1。图中电路的2脚CP脉冲为10秒延时电路的输出正脉冲，通过计数器计数，由Q1、Q2、Q3、Q4输出相应的正脉冲次数，Q4为最高位，由每次开锁都要使10秒延时电路产生一个延时脉冲，且脉冲宽度约为一个开锁周期。在电路设计为最后多可以开4次，由电路输出可知：当第一次、第二次、直到第五次，Q4、Q3、Q2、Q1分别为0001、0010、0011、0100、0101，由此可知当第5次开锁时Q3、Q1同时为1，经过与门输出电平为高，三极管导通，报警电路报警。与门的第3脚经过一个非门为低送到放大整形电路使电路自锁，增加电路的安全性。我们在74161上加了一个复位电路，

34、当电路报警后，将开关闭合，RD=0与门输出为低，电路解除自锁。3.4.1计数器74161目前，集成计数器在一些简单小型数字系统中被广泛应用，因为他们具有体积小、功耗低、功能灵活等优点。集成计数器的类型很多，如74161、74LS193、74LS290等若干集成计数器产品。集成计数器74161的引脚图如17所示：图17 74161的引脚图 74161是4位二进制同步加计数器。其中RD为异步清零端，LD是预置数控制端，A、B、C、D是预置数输入端，EP和ET是计数使能端，RCO是进位输出端，它的设置为多片集成计数器的级联提供了方便。 74161的功能如下：步清零：当RD=0时，不管其他输入端的状态

35、如何，计数器输出将被直接置零，称为异步清零。步并行预置数：当RD=1的条件下，当LD=0、且有时钟脉冲CP的上升沿作用时，A、B、C、D输入端的数据分别被Q1、Q2、Q3、Q4所接收。由于这个置数操作要与CP上升沿同步，且AD的数据要同时置入计数器，称为同步并行置数。持：在RD=LD=1的条件下，当ET*EP=0，即两个计数使能中有0时，不管有没有CP脉冲作用，计数器都将保持原有状态不变。需要说明的是，当ET=1、EP=0时进位输出RCO也保持不变，而当ET=0时，不管EP状态如何，进位输出RCO=0。计数：当 RD=LD=EP=ET=1时，74161处于计数状态。3.5开锁电路设计通过一系列

36、的环节，当输出掌声信号与检测电路相同时，检测电路输出的高电平可以驱动开锁电路，具体电路设计如图18所示： 图 18 开锁电路 开锁信号为高电平，则LED1点亮，作为开锁指示。K1迅速吸合，开门电机运转，门打开。在继电器回路中设置R1、C2的目的是为了减小继电器自身功耗，它是利用继电器维持电流小于吸合电流的这基本原理没汁而成的。当开锁信号由低电平突变为高电平时，由于电容C2两端的电压不能突变，因此较强的充电电流流经继电器的线包，使K1迅速动作吸合。吸合后继电器线包中维持电流由电阻R1提供，使K1仍能保持吸合。采取这种措施后，不仅有效的减小继电器的自身功耗，也有利于12V基准电压的稳定。若取消R1

37、和C2，当开锁信号电平由低电位突变为高电位时，因负载电流增大，12V输出电压就会明显下降，使保护器工作不稳定。电路中还有一个相当重要的部分即直流稳压电源。220V的电压经过T1变压后，再经过IN4001以及电容整流、滤波后输出一个稳定的直流电压，为整个电路中大量的数字器件提供一个可靠的直流电压，是电路实现预想的功能。4调试电路41调试要点(1)调试时钟脉冲发生器，使输出方波周期Top在1-2s之间。(2) 10 s单稳延时时间TW27Top(3)信号单稳延时时间TW1 (0.5-0.7) Top(4)电容C10为防止高频自激而设计，调试时不宜取得过大。(5)调试时:Cp、X、Q0、Q1、 Y的

38、波形如图19所示。 图19 在CP脉冲下的波形图42电路调试由上面的调试分析可以知道，电路调节主要是调节整个电路能够同步实现功能。使电路通电，将NE556右边的NE555使能端接高电平，通过对电容、电阻的调节使脉冲产生电路的周期为1秒，结果可通过频率计测得。然后通过调节NE556左边的单稳态触发电路使电路延时间为TW2 =1.1RC=7秒。由上面的波形电路图可知道，需要调节NE555输入信号延时电路延时为TW1 =0.7秒，同理调节NE555的外接电容、电阻使其延时间达到要求。 通过调节，输入正确的掌声信号后看是否能够将电子锁打，如果能打开说明开锁功能正常，如果不能打开则再次检查延时电路和脉冲

39、电路是否达到调节要点中的要求，若达到再检查接线等。当在正确的输入信号输入将锁打开的情况下，在输入5次错误信号，在第5次的时候看电路是否报警且自锁，如果能闭合开关K2，再次输入正确信号，观察电路能否正常工作，如果不能仔细检查接线，直到电路实现功能即可投入使用。结论这次做论文的经历也会使我终身受益，我感受到做论文是要真真正正用心去做的一件事情，是真正的自己学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就不会有所突破，那也就不叫论文了。希望这次的经历能让我在以后学习中激励我继续进步。不积跬步何以至千里，本设计能够顺利的完成，也归功于我的导师洪老师的认真负责，使我能够很好的掌握

40、和运用专业知识，并在设计中得以体现。正是有了他的悉心帮助和支持，才使我的毕业论文工作顺利完成，在此向新科学院的全体老师表示由衷的谢意。感谢他们四年来的辛勤栽培。 我的论文题目是声控密码电子锁电路设计，这个题目与我们的日常生活非常接近，接到题目我便开始是搜集资料。在洪老师的指点下，通过各种渠道开始准备工作通过网络、图书馆搜集相关学术论文、核心期刊、书籍等。通过一个月的深入学习，搜集了一大堆与毕业设计相关的资料，在洪老师的指导下，我了解到一些相关的知识，并将这些内容列成提纲，便于以后查询，以减少后期工作量。接下来，我开始对所搜集的资料进行整理、分析研究，并制作了课题研究的方案，开题报告完成之后随即

41、进入紧张而有序的写作之中。根据取其精华，去其糟粕的原则，我撰写了初稿，并加入了自己新颖的见解，在此期间，我也多次与洪老师进行交流，听取老师好的建议，积极采纳。老师将初稿修改后及时反馈给我，看了之后才发现论文中的论文漏洞很多，特别是论文的格式，而且内容有所欠缺，我发现，要干好一件事并非那么简单，但也不是很难，敷衍了事是万万不可的，对待任何事情都要认真去思考，用思想来完成任务。于是我又重新去查阅文献进行论文的修改。 一篇优秀的论文不是写出来的，而是修改出来的，这需要的是耐心，还要用心。越是不懂的东西才要去学，在学习的过程中你会收获很多，其中一点就是互相学习是最好的学习途径，在此期间，我与同组的同学

42、也进行了论文的交流学习，在学习之后我也发现自己身上的不足之处，并积极改正，是我的论文更加的完善，这也是我在完成论文之后体会到的。致谢首先感谢洪源老师的指导。在设计和论文写作工程中，我始终得到老师的悉心教导和认真指点，使得我的理论知识和动手操作能力都有了提高。最后，感谢所有给予我关心支持的老师和同学。还有感谢我们新科学院给我们创造这样的一个机会和平台，在这期间，我认真思考、细心揣摩，对自己的设计不断的修改完善，这样既培养了我的独立思考的能力，又培养了我的实际动手能力。参考文献1 实用电子电路（数字电路分册）编写组编。实用电子电路手册（数字电路分册）。北京：高等教育出版社，19922 梁宗善编.电

43、子技术基础课程设计.武汉：华中理工大学出版社，1995.3 曲学基等 常用电子电器电路600例 电子工业出版社 1995.84 翁飞兵等 电子技术实践教程 国防科技大学出版社 2003.65 谢自美 电子线路设计.实验.测试 电子工业出版社6 张宪 王春娴 电子元器件的选择与测试问答 化工业出版社 .2005 外文资料的中文译文数字电路介绍数字电路定义：用数字信号完成对数字量进行算术运算和逻辑运算的电路成为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。数字逻辑电路分类（按功能分）：1 组合逻辑电路 简称组合电路，它由最基本的逻辑门电路组合而成。特点是：输出值只与

44、当时的输入值有关，即输出唯一地当时的输入值决定。电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻型电路，如加法器、译码器、编码器、数据选择器等都属于此类。2 时序逻辑电路简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能原件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。数字电路的特点：1同时具有算术运算和逻辑运算功能数字电路是以二进制逻辑代数为数学的基础，使用

45、二进制数字信号，既能进行算术运算又能方便地进行逻辑运算（与、或、非、判断、比较、处理等），因此极其适合于运算、比较、储存、传输、控制、决策、等应用。2实现简单，系统可靠以二进制作为基础的数字逻辑电路，简单可靠，准确性高。3集成度高，功能实现容易集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的告诉发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）的发展也用一些标准的集成电路块连接而成。对于非标准的特殊电路还还可以使用可编程序逻辑阵列电

46、路，通过编程的方法实现任意的逻辑功能。数字电路的应用：数字电路与数字电子技术广泛的应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术各个领域。集成电路的发展：从20实际60年代开始，集成电路的发展经历了小规模、中规模、大规模和超大规模的发展阶段，下载正向规模更大的集成电路发展。到2000年，半导体动态随机贮存将达10位比，相当于每个芯片上10个元器件，电路实际规则将缩小0.1微米。6070年代，技术焦点是成熟电路的集成化。19701985年，技术发展的中心是微处理器和贮存器。1985年以后技术研究的热点是专用集成电路。进入大规模集成电路以后，设计技术的进步，特别是计算机辅助设计的发展

47、起着越来越重要的作用。自1958年第一块集成电路问世后，1960年首批集成电路在美国出现。这属于小规模集成电路。由于工艺条件的限制，开始的集成电路大多是混合型的。这属于小规模集成电路。由于工艺条件的限制，开始的集成电路大多是混合型的，即综合了集成工艺和分离电子元件工艺。第一台集成电路计算机含有587块集成电路。随着集成电路工艺的改进和发展，到1964年集成电路的价格已经低于分离元件等有效电路的价格。通用计算机集成化的时代终于来临了。到60年代末，美国发展集成工艺所达到的水平已经可以用大规模集成电路来制造专用计算机。1969年自动化公司制成机载计算机S200的样机，它的中央处理器有24块大规模集

48、成电路做成，每一块包含142到1050个晶体管。到70年代，已经可以把一电子计算机的中央处理不见集成在一个硅片上，诞生了集成的未处理器和微处理机。它不仅给工艺界带来了变革，也影响了整个人类的生活。1977年，超大规模集成电路工艺取得突破性进展，一片硅片上已经可以容纳1万以上的晶体管，16K位和64K位的存贮器生产出来。1985年英特尔公司推出的80386微处理器，集成度达到27万个晶体管。到90年代，多芯片集成方式在美国提出，对解决集成电路的规模有极大的益处。To introduce digital circuitDefinition digital circuit:With the comp

49、letion of the digital signal for digital arithmetic and logic operations of computing circuits known as digital circuits, or digital systems. Because of its logic operations and processing logic, therefore, also known as digital logic circuits.Classification of digital logic circuits (according to 1

50、, the combination of logic) Referred to as the combination of circuit, which is the most basic logic gate combination. Characterized by: the output value and only then enter the value, that is, the only output from the input output status of a state of change, similar to the resistance of the circui

51、t ,such as the adder, decoder, encoder, date selector and so on, 2, sequential logic circuitsReferred to as the timing circuit, which is the most basic logic gates together with the logic of the feedback loop (output to the input) device or a combination of the circuit, with the combination of the n

52、ature of the circuits timing circuit is characterized by: not only depend on the output value of the input, but also with the state circuit in the past. It is similar to the energy storage device with the inductor or capacitor circuit, such as flip-flops, latches, counters, shift register, memory ci

53、rcuits, and so are the typical timing circuit devices.Digital circuit characteristics:1. At the same time with arithmetic operations and functions of logic operationDigital logic circuits based on binary math to algebra basis for the use of binary digital, not only for arithmetic operations and can

54、easily carry out logic operations (and, or, non-judge, compared to deal with, and so on) and therefore extremely suitable for operations, compared with, storage, transmission, control, decision-making applications.2. Simple, reliable systemOn the basic of binary digital logic circuits, simple and reli