叶润龙洗衣机控制电路设计

1、目录1 EDA技术发展及介绍11.1 EDA技术的介绍11.2 EDA技术的发展11.3 EDA技术的发展趋势22 总体方案设计32.1设计内容32.2任务与要求42.3方案论证43 单元模块设计53.1 CPU控制电路53.2 LED显示电路83.3 键盘输入电路93.4 电机控制电路103.5 报警电路104 特殊器件的介绍124.1 CPLD器件介绍124.2 FPGA器件介绍125 软件设计及仿真146 系统调试及结果分析257 总结267.1设计小结267.2设计收获267.3设计改进277.4 致谢278 参考文献289 附录1291、EDA技术发展及介绍1.1EDA技术的介绍ED

2、A是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功

3、能、电路结构和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。 1.2 EDA技术的发展可将EDA技术分为三个阶段。（1）七十年代为CAD阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作，产生了计算机辅助设计的概念。（2）八十年代为CAE阶段，与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设

4、计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就是计算机辅助工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。（3）九十年代为ESDA阶段，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始追求：贯彻整个设计过程的自动化，这就是ESDA即电子系统设计自动化。1.3 EDA技术的发展趋势目前的EDA产业正处在一场大变革的前夕，对更低成本、更低功耗的

5、无止境追求和越来越短的产品上市压力正迫使IC供应商提供采用0.13m或以下的千万门级的系统芯片，而这些系统芯片的高复杂性设计更加依赖于EDA供应商提供全新的设计工具和方法以实现模拟前后端、混合信号和数字电路的完全整合。然而，这些新的需求为当代EDA工具和设计方法带来了不少新的挑战与机会。例如，如何在工艺上防止模拟电路与数字电路之间的干扰；现有的大部份EDA工具最多只能处理百万门级设计规模，随着IC设计向千万门级以上规模发展，现有EDA工具和方法必须进行升级。如何融合各EDA供应商的工具，以便向IC设计界提供更高效能和更方便的RTL-to-GDSII或Conc-ept-to-GDSII整合设计环

6、境；为保证深亚微米(0.13m或以下)和更低内核工作电压(1.8V或以下)时代的信号完整性和设计时序收敛，必须采用新的设计方法。半导体工艺的每一次跃升都促使EDA工具改变自己，以适应工艺的发展；反过来EDA工具的进步又推动设计技术的发展。可以说EDA工具是IC设计产业的背后推手。系统芯片（SOC）正在迅速地进入主流产品的行列。由此引发的“芯片就等于整机”的现象，将对整个电子产业形成重大的冲击。种种迹象表明，整个电子产业正在酝酿着一场深刻的产业重组，这将为许多新兴的企业提供进入这一行业的最佳。 2、总体方案设计2.1设计内容洗衣机控制电路包括控制电路，控制对象，状态显示电路，计时及报警电路。控制

7、器是系统的核心部件。它是一闭环系统，内部结构有5s和60s信号产生器、状态计数器、数据选择器和状态译码器，它能自动发出顺序循环控制信号（S、R、L），并同时完成在该状态下计时功能。控制对象是由4位二进制计数器和4位数值比较器构成，它对T 作计数，与此同时与人工输入的预置循环数比较，随时将反应受控制器自身状态的信号反馈给控制器，实现系统的控制功能。程序开始CPU执行中断查询确认键是否按下程序初始化NY电机转动循环及LED显示子程序报警控制结束图2.1 洗衣机控制电路设计框图2.2 任务与要求1、洗衣机的状态为待机5s正转60s待机5s反转60s，并用3个LED灯和7段显示器分别表示其工作状态和显

8、示相应工作状态下的时间。2、设定洗衣机的循环次数，设定最大循环次数为15次。3、具有紧急情况的处理功能。当发生紧急情况时，立即转入到待机状态，紧急情况解除后继续执行后续步骤。4、洗衣机设定循环次数递减到零时立即报警，以表示洗衣机设定的循环次数已经结束。2.3 设计方案方案一，全模拟电路实现方案全部采用模拟电路的方法搭建一个控制电路，实现洗衣机的自动控制。 方案二，微机自动控制式以AT89C51为核心，构建一个洗衣机自动控制电路。由按键输入系统输入洗涤时间交给CPU，经过CPU发出指令给电机控制电路，进行洗涤的自动控制，并且通过LED显示出洗衣机工作状态，方便用户查看洗涤情况。洗涤完成，报警电路

9、发出报警，提示用户洗涤完成。（如图2.3）CPUAT89C51按键输入 电路电机控制电路LED显示电路报警电路图2.32.4方案比较方案一的优点是成本低廉。但是模拟电路设计复杂，调试难度大，使用调节不够方便和直观。方案二的优点是，人机界面更人性化，电路设计简单，调试较容易，使用环境要求低，使用更方便，更加节约电能。因此我选择了第二种方案。3、单元模块设计洗衣机控制电路是用来控制洗衣机电机的正转反转暂停三个状态的。该电路可以控制洗衣机的定时启动，洗衣机的工作状态，而且当达到定时终点时会停止洗衣机工作同时发出报警信号。时间的显示采用两位数码管（一分钟为单位），按倒计时方式工作，直到达到定时终点而停

10、机。3.1CPU控制电路以AT89C51作为CPU，加上基本外围电路：复位电路，晶振电路，电源电路，构成CPU控制电路。3.1.1AT89C51 介绍AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可 擦除只读存储器可以反复擦除100次。该器件采用 ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多 功

11、能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单片机 为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。2管脚说明：VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程 序数据存储器，它可以被定义为数据/位置的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能

12、接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作 输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位位置接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻 拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位位置外部数据存 储器进行存取时，P2口输出位置的高八位。在给出位置“1”时，它利用内部上拉优势，当对外部八位位置数据存储器进行读写时，P2口

13、输出其特殊功能寄存器 的内容。P2口在FLASH编程和校验时接收高八位位置信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚 备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部

14、数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，位置锁存允许的输出电平用于锁存位置的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器 时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH位置上置0。此时， ALE只有在执行MOVX，MOVC指令是AL

15、E才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时， /EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡

16、器的输出。3.1.2晶振电路XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器 件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。电路连接(如图2)图23.2 LED显示电路通过单片机的P0口的0至7控制数码管的ah管脚，P20和P21为数码管的片选信号。（如图3）图33.2.1 数码管02821A介绍02821A是一种两位数共阴极码管，表面颜色为黑色胶体颜色为乳白色。（如图4）图4引脚排布(如图5) 图5参数（Ta=2

17、5）3.3键盘输入电路用三个按键控制洗衣机循环次数，S1表示次数加，S2表示次数减，S3表示确定。其中S1接单片机P1.0口，S2接单片机P1.1口，S3接单片机P1.2口。（如图6） 图63.4电机控制电路用三个发光二极管(LED)表示三个工作状态，其中红色表示正转，黄色表示待机，绿色表示反转。用单片机的P2.2控制正转通路，P2.3控制反转通路，如果电机正转，P2.2输出高电平使T1和LED1导通，如果反转，P2.3输出一个高电平使T2和LED3导通。如果待机，P2.2和P2.3都输出低电平。经过与非门IC2后，使LED2导通，显示待机状态。电路图（如图7）图73.5报警电路 用单片机的P

18、2.8口控制报警电路，将P2.8接到三极管9012的基极控制三极管的导通来控制报警。（如图11） 图113.5.1三极管9012介绍9012是非常常见的晶体三极管，在收音机以及各种放大电路中经常看到它，应用范围很广,它是pnp型小功率三极管。管脚图（图12）1、 发射极2、 基极3、 集电极9012三极管参数 集电极-发射极电压 -30 图12集电极-基电压 -40V射极-基极电压 -5V集电极电流0.5A耗散功率0.625W结温150特怔频率 最小150MHZ放大倍数：D64-91 E78-112 F96-135 G122-166 H144-220 I190-3004、特殊器件的介绍4.1

19、CPLD器件介绍CPLD是Complex Programmable Logic Device的缩写，它是有最早的PLD器件发展形成的高密度可编程逻辑器件，它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点。 CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。许多公司都开发出了CPLD可编程逻辑器件。比较典型的就是Alt

20、era、Lattice、Xilinx世界三大权威公司的产品。如 Altera公司的MAXII器件，就是其极具代表性的一类CPLD器件，是有史以来功耗最低、成本最低的CPLD。MAX II CPLD基于突破性的体系结构，在所有CPLD系列中，其单位I/O引脚的功耗和成本都是最低的。 Altera公司的MAX7000A系列器件是高密度、高性能的EPLD，它是基于第二代MAX结构，采用CMOS EPROM工艺制造的。该系列的器件具有一定得典型性，其他结构都与此结构非常的类似。它包括逻辑阵列块、宏单元、扩展乘积项、可编程连线阵列和IO控制部分。由于大多数CPLD是基于乘积项的“与或”结构，故适合设计组

21、合逻辑电路。4.2 FPGA器件介绍FPGA(FieldProgrammable Gate Array)可以达到比PLD更高的集成度，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展起来的，具有更复杂的布线结构和逻辑实现。PLD器件和FPGA的主要区别在于PLD是通过修改具有固定内连电路得逻辑功能来进行编程，而FPGA是通过修改一根或多根分割宏单元的基本功能块的内连线的布线来进行编程。它一般由可嵌入式阵列块（EAB）、逻辑阵列块（LAB）、快速互联通道(Fast Track)、IO单元（IOE）组成。Altera Cyclone II 采用全铜层、低K值、1.2伏SRAM工艺设计，

22、裸片尺寸被尽可能最小的优化。采用300毫米晶圆，以TSMC成功的90nm工艺技术为基础，Cyclone II 器件提供了4,608到68,416个逻辑单元（LE），并具有一整套最佳的功能，包括嵌入式18比特x18比特乘法器、专用外部存储器接口电路、4kbit嵌入式存储器块、锁相环（PLL）和高速差分I/O能力。Cyclone II 器件扩展了FPGA在成本敏感性、大批量应用领域的影响力，延续了第一代Cyclone器件系列的成功。由于FPGA是基于查找表（LUT）结构的器件，且每个LAB由10个LE组成，一个LE由LUT和寄存器组成，适合于时序逻辑电路的设计。5软件设计1、主程序设计：按键输出的

23、数据送入单片机内部后，单片机就采集数据，将数据采集到内部存储器的存储单元存储，将输入的BCD码转换为七段码显示。再调用查表子程序送入到LED上显示。并且控制电机的运行。当运行完以后就控制报警2、洗衣机运行状态子程序设计：洗衣机待机5S正转60S待机5S反转60S，并且在LED上显示每个状态时间。程序开始CPU执行中断查询确认键是否按下程序初始化NY电机转动循环及LED显示子程序报警控制结束程序整体设计框图 图13程序代码；#include#define uchar unsigned char#define uint unsigned intsbit key1=P10；sbit key2=P11

24、;sbit key3=P12;sbit duan1=P20;sbit duan2=P21;sbit bj=P27;uchar i，a;uint b,c,d,e;uchar code table=0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x77,0x7c,0x39,0x5e,0x79,0x71,0x76,0x79,0x38,0x3f,0;void delay(unsigned int);void init();void main()init()；whlie（1）keyscan();display(i);if(a=1)for(f=i,f=

25、0,f-)while(b=5)b=0;P0=0X00P2=0X00delay(1000)b+;P0=tableb;while(c=60)c=0;P0=0X00;P2=0X04;delay(1000);c+;display(c);while(d=5)d=0;P0=0X00P2=0X00delay(1000)d+;P0=tabled;while(e0;x-) for(y=110;y0;y-);/*功 能：按键检测 keyscan() */void keyscan()if(key1=0)delay(10)if(key1=0)i+；if(i=16)i=0;whlie(!key1);if(key3=0)

26、delay(10)if(key3=0)if(i=0)i=16;i-；whlie(!key3);if(key2=0)delay(10)if(key2=0)a=1;while（!key2）;uchar keyscan()if(key1=0)delay(10)if(key1=0)i+；if(i=16)i=0;whlie(!key1);if(key3=0)delay(10)if(key3=0)if(i=0)i=16;i-；whlie(!key3);return(i);unchar keyscan()if(key2=0)delay(10)if(key2=0)a=1;while（!key2）;return

27、(a);void init() /初始化函数TMOD=0x01;TH0=(65536-50000)/256;TL0=(65536-50000)%256;EA=1;ET0=1;/*功 能：按键显示 */void display(uchar i)uchar shi,ge;shi=i/10;ge=i%10;duan2=1;P0=tableshi;duan2=0;duan1=1;P0=tablege;duan1=0;void display(uchar c)uchar shi,ge;shi=c/10;ge=c%10;duan2=1;P0=tableshi;duan2=0;duan1=1;P0=tabl

28、ege;duan1=0;void display(uchar e)uchar shi,ge;shi=e/10;ge=e%10;duan2=1;P0=tableshi;duan2=0;duan1=1;P0=tablege;duan1=0;void display(uchar g)uchar shi,ge;shi=g/10;ge=g%10;duan2=1;P0=tableshi;duan2=0;duan1=1;P0=tablege;duan1=0;5.1仿真仿真波形如图：仿真波形图原理框图6系统调试及结果分析在QuartusII软件中，通过对所设计的硬件描述语言代码进行波形仿真后，达到了预期效果，

29、于是，我们在该软件上进行下载配置设置。在Assignments菜单下选中Devices，在Family栏选择ACEX1K，选中EP1K30TC144-2器件。再在Assignments菜单下选中Pins按照相应要求对管脚进行锁定。最后在Tools菜单下，选中Programmer，对配置方式进行设置，这里选择JTAG配置模式。选择好要下载的硬件设备后点击Start即可开始编程下载了。调试过程为在线调试。在通过调试中，我们发现了很多问题，现归纳如下：1 在软件上能实现仿真的程序不一定在硬件电路上就能运行，原因有很多，这里是由于电路中的时钟频率太快，若不增加一个分频电路，洗衣机工作的延时时间很难控制

30、那么长，故设计了一个50MHZ到1HZ的分频电路。2 调试中的实际问题需要考虑，人同时按多个键的同步性，不能达到时钟的精度，比如模拟键盘的输入状态是高电平有效，我们设计的结构是按键按下为低，这是若要实现该电路的控制就需要同时按下2个键，为了使输入状态实现只需按下一个键的按键控制，需要对按键逻辑取反。3 考虑到洗衣机工作时，所有可能出现的状态。若同时发生几个事件，我们需要优先响应的事件是什么。通过分析我们知道，停止工作的优先级应为最高，正常行驶的优先级最低，故我们还需要对优先级做出设定。在电路设计中则是利用带优先级的IF语句来控制输入信号即可。4.由于分频的运算很大，故增加分频电路后，在Quar

31、tusII软件中则不能进行正确的仿真，可以直接将程序下载到电路板上去调试。7、总结7.1设计小结在本次设计中，我们完成本系统设计的要求及功能。在设计开始前我们对各个模块进行了详细的分析和设计准备工作，设计过程中，我们相互协调，积极参与完成各个技术实现的难点。课程设计是一个探索与实践的过程。虽然我们没有用实际电路来连接调试，但是由于现在的软件功能强大，用软件来仿真也是很好的方法。虽然在设计的过程中遇到了这样或那样的困难，但是通过示波器的波形分析，电路的不断改进，困难都一一的克服了。我认为我们在设计的过程中不仅是熟悉了软件的用法，更重要的是学会了设计的方法以及设计的精神。当然说设计的精神似乎有点不恰当，但我认为设计就是一种精神意志的磨练。我曾多次想放弃，想直接去抄袭别人的，但是始终有一股精神支撑着我课程设计是锻炼的