第二章 组合逻辑电

1、第二章第二章 组合逻辑电路组合逻辑电路组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险2编码器编码器5数值比较器数值比较器3 4组合逻辑电路的分析与设计组合逻辑电路的分析与设计3 1译码器与数据分配器译码器与数据分配器6加法器与算术逻辑单元加法器与算术逻辑单元3数据选择器数据选择器7 任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，称为组合逻辑电路。量的取值，称为组合逻辑电路。输输入入输输出出 任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，称为组合逻辑电路。量的取值，称

2、为组合逻辑电路。),(=11000nIIIFY),(=11011nIIIFY),(=1101 -1 -nmmIIIFY 任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，称为组合逻辑电路。量的取值，称为组合逻辑电路。从电路结构上：从电路结构上：由常用逻辑门电路组合而成。由常用逻辑门电路组合而成。从功能特点上：从功能特点上：逻辑函数都是组合逻辑函数。逻辑函数都是组合逻辑函数。从表示方法上：从表示方法上：真值表、卡诺图、逻辑表达式、逻辑图、真值表、卡诺图、逻辑表达式、逻辑图、波形图。波形图。组合逻辑电路的分析与设组合逻辑电路的分析与设计计

3、1 1 组合逻辑电路的分析组合逻辑电路的分析(1) (1) 分析方法分析方法根据给定的逻辑图写出输出函数的逻辑表达式；根据给定的逻辑图写出输出函数的逻辑表达式；进行化简，求出最简与或表达式；进行化简，求出最简与或表达式；列出输出函数的真值表；列出输出函数的真值表；说明给定电路的基本功能；说明给定电路的基本功能；1 1 组合逻辑电路的分析组合逻辑电路的分析(2) (2) 分析举例分析举例例例1 1：CBA+BA+BYY+213Y组合逻辑电路的分析与设组合逻辑电路的分析与设计计组合逻辑电路的分析与设组合逻辑电路的分析与设计计1 1 组合逻辑电路的分析组合逻辑电路的分析(2) (2) 分析举例分析举

4、例BYYY+=21逻辑表达式逻辑表达式BBACBA+=化简化简ABY =功能说明功能说明完成完成A A和和B B的与非运算的与非运算组合逻辑电路的分析与设组合逻辑电路的分析与设计计2 2 组合逻辑电路的设计组合逻辑电路的设计(1) (1) 设计方法设计方法进行逻辑抽象进行逻辑抽象进行化简；进行化简；画出逻辑图。画出逻辑图。分析设计要求，确定输入、输分析设计要求，确定输入、输出以及它们之间的关系出以及它们之间的关系设定变量设定变量状态赋值状态赋值列真值表列真值表组合逻辑电路的分析与设组合逻辑电路的分析与设计计2 2 组合逻辑电路的设计组合逻辑电路的设计(2) (2) 设计举例设计举例例例1 1：

5、设计一个路灯控制电路，要求实现的功能：当总电源开关：设计一个路灯控制电路，要求实现的功能：当总电源开关闭合时候，安装在三个不同地方的三个都能独立地将灯打开或闭合时候，安装在三个不同地方的三个都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。熄灭；当总电源开关断开时，路灯不亮。组合逻辑电路的分析与设组合逻辑电路的分析与设计计2 2 组合逻辑电路的设计组合逻辑电路的设计 状态赋值状态赋值: 0: 0:开关断开和灯灭；开关断开和灯灭；1:1:开关闭合和灯亮；开关闭合和灯亮； 列真值表。列真值表。(1)(1)逻辑抽象逻辑抽象 输入、输出信号输入、输出信号: : 输入：四个开关状态；输出：路灯的输

6、入：四个开关状态；输出：路灯的亮灭；亮灭； 设定变量设定变量: S: S:总电源开关；总电源开关；A A、B B、C C分别表示三个分开分别表示三个分开关；关；组合逻辑电路的分析与设计组合逻辑电路的分析与设计2 2 组合逻辑电路的设计组合逻辑电路的设计真值表真值表S SA AB BC CY YS SA AB BC CY Y0 00 00 00 00 01 11 10 00 01 10 00 00 01 10 01 11 10 01 10 00 00 01 11 10 01 11 11 11 11 10 00 01 10 00 01 11 11 10 00 00 01 11 10 00 01 1

7、0 01 10 01 10 01 11 11 10 01 10 01 11 10 00 01 10 01 10 01 10 00 01 11 10 01 10 00 00 01 10 00 00 00 0组合逻辑电路的分析与设计组合逻辑电路的分析与设计2 2 组合逻辑电路的设计组合逻辑电路的设计(2)(2)化简化简CBASCBASSABCCBSAY+=1 11 11 11 1组合逻辑电路的分析与设组合逻辑电路的分析与设计计2 2 组合逻辑电路的设计组合逻辑电路的设计(3)(3)画逻辑电路图画逻辑电路图CBASCBASSABCCBSAY+=)+(+)+(=CBCBABCCBASY)(=CBASY

8、组合逻辑电路的分析与设计组合逻辑电路的分析与设计2 2 组合逻辑电路的设计组合逻辑电路的设计(3)(3)画逻辑电路图画逻辑电路图例例2 2：设计一位全减器。：设计一位全减器。(1)(1)用与或非门实现；用与或非门实现；(2)(2)用异或门实现用异或门实现组合逻辑电路的分析与设计组合逻辑电路的分析与设计A An nB Bn nC Cn nC Cn+1n+1D Dn n0 00 00 00 00 00 00 01 11 11 10 01 10 01 11 10 01 11 11 10 01 10 00 00 01 11 10 01 10 00 01 11 10 00 00 01 11 11 11

9、11 1例例2 2：设计一位全减器。：设计一位全减器。(1)(1)用与或非门实现；用与或非门实现；(2)(2)用异或门实现用异或门实现真值表真值表组合逻辑电路的分析与设计组合逻辑电路的分析与设计卡诺图卡诺图1 11 11 11 11 11 11 11 10 00 00 00 00 00 00 00 0例例2 2：设计一位全减器。：设计一位全减器。(1)(1)用与或非门实现；用与或非门实现；(2)(2)用异或门实现用异或门实现nnnnnnnBACACBC+=1+利用对利用对0 0格画圈求相应的与或非式：格画圈求相应的与或非式：nnnnnnnnnnnnnCBACBACBACBAD+=(1)(1)用

10、与或非门实现：用与或非门实现：组合逻辑电路的分析与设计组合逻辑电路的分析与设计1 11 11 11 10 00 00 00 01 11 11 11 10 00 00 00 0组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的分析与设计(2)(2)用异或门实现：用异或门实现：1 11 11 11 10 00 00 00 01 11 11 11 10 00 00 00 0利用对利用对1 1格画圈求相应的与或式：格画圈求相应的与或式：nnnnnnnCBCABAC+=1+nnnnnnnnnnnnnCBACBACBACBAD+=nnnnnnnCBCABAC+=1+nn

11、nnnnnnnnnnnCBACBACBACBAD+= 该电路有两个输出函数，应从整体进行化简。尽量利用公该电路有两个输出函数，应从整体进行化简。尽量利用公共项使整个电路使用的逻辑门的种类个数少，而不是将每个输共项使整个电路使用的逻辑门的种类个数少，而不是将每个输出函数化为最简。出函数化为最简。nnnnnnCBCBAC)(=1+nnnnCBAD=组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险 由于从输入到输出的过程中，不同通路上门的级数不同，由于从输入到输出的过程中，不同通路上门的级数不同，或者门电

12、路平均延迟时间的差异，使信号从输入经不同通路传或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，输到输出级的时间不同。由于这个原因，可能会使逻辑电路产可能会使逻辑电路产生错误输出生错误输出。通常把这种现象称为竞争冒险。通常把这种现象称为竞争冒险。 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险1 1 产生竞争的原因产生竞争的原因AAF=延迟延迟组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险2 2 竞争冒险的判断竞争冒险的判断代数法、卡诺图、实验法代数法、卡诺图、实验法(1)(1)代数法代数法 函数表达式在一定条件下可以简化成函数表达式在一定条件下可以

13、简化成 或或 的形式，则的形式，则A变化可能引起冒险现象。变化可能引起冒险现象。AAF+=AAF= 检查表达式，若某个变量同时以原变量和反变量的形式出检查表达式，若某个变量同时以原变量和反变量的形式出现在函数表达式中，则该变量具备有竞争力。现在函数表达式中，则该变量具备有竞争力。2 2 竞争冒险的判断竞争冒险的判断组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险(2)(2)卡诺图法卡诺图法 在逻辑函数的卡诺图中在逻辑函数的卡诺图中 ，函数表达式的每个乘积项对应函数表达式的每个乘积项对应于一个卡诺圈于一个卡诺圈。如果两个卡诺圈存在相切部分，且相切部分。如果两个卡诺圈存在相切部分，且相切部分有未被

14、另一个卡诺圈圈住，那么实现该逻辑函数的电路存在有未被另一个卡诺圈圈住，那么实现该逻辑函数的电路存在冒险。冒险。组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险2 2 竞争冒险的判断竞争冒险的判断DCABDADF+=例例1 11 11 11 11 11 11 11 1组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险2 2 竞争冒险的判断竞争冒险的判断(3)(3)实验法实验法 两个以上的输入变量同时变化引起的冒险难以用代数法和两个以上的输入变量同时变化引起的冒险难以用代数法和卡诺图法判断。利用示波器观察在输入信号各种变化情况下的卡诺图法判断。利用示波器观察在输入信号各种变化情况下的输出信号，发现毛

15、刺则分析并加以消除。输出信号，发现毛刺则分析并加以消除。组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险3 3 消除竞争冒险的方法消除竞争冒险的方法修改逻辑设计、增加输出滤波、增加选通电路修改逻辑设计、增加输出滤波、增加选通电路(1)(1)修改逻辑设计修改逻辑设计 通过增加冗余项或者消掉互补相乘项。通过增加冗余项或者消掉互补相乘项。CAABF+=例例: 当当B=C=1时，出现时，出现AAF+= 产生竞争冒险产生竞争冒险BCCAABF+=组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险3 3 消除竞争冒险的方法消除竞争冒险的方法1 11 11 11 11 11 11 11 13 3 消除竞争冒险

16、的方法消除竞争冒险的方法(2)(2)增加输出滤波增加输出滤波 逻辑电路在较慢速度下工作，可以在输出端并联一个电容逻辑电路在较慢速度下工作，可以在输出端并联一个电容器，使输出波形上升沿和下降沿变化比较缓慢，可以对很窄的器，使输出波形上升沿和下降沿变化比较缓慢，可以对很窄的负跳变脉冲起到平波的作用。负跳变脉冲起到平波的作用。(3)(3)增加选通电路增加选通电路 增加选通信号，避开毛刺。毛刺仅仅发生在输入信号变化增加选通信号，避开毛刺。毛刺仅仅发生在输入信号变化的瞬间，在这段时间内先将门封住，带电路进入稳定后，再加的瞬间，在这段时间内先将门封住，带电路进入稳定后，再加选通脉冲选取输出结果。选通脉冲选

17、取输出结果。组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险加法器与算术逻辑单元加法器与算术逻辑单元 加法器是一种加法器是一种算术运算电路算术运算电路，其基本功能是实现两个二，其基本功能是实现两个二进制数的加法运算。进制数的加法运算。 1 1 半加器和全加器半加器和全加器(1) (1) 半加器半加器仅考虑加数和被加数而不考虑仅考虑加数和被加数而不考虑低位进位低位进位的加法运算即为半加。的加法运算即为半加。加法器与算术逻辑单元加法器与算术逻辑单元1 1 半加器和全加器半加器和全加器(1) (1) 半加器半加器 如果如果Ai和和Bi是两个相加的是两个相加的1位二进制数，位二进制数，Si是半加和，是

18、半加和，Ci是半加进位。是半加进位。A Ai iB Bi iS Si iC Ci iA Ai iB Bi iS Si iC Ci i0 00 00 00 01 10 01 10 00 01 11 10 01 11 10 01 1由真值表可直接写出逻辑表达式为由真值表可直接写出逻辑表达式为加法器与算术逻辑单元加法器与算术逻辑单元iiiBAC =iiiiiiiBABABAS=+=加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 全加器全加器 不仅考虑加数和被加数，而且考虑不仅考虑加数和被加数，而且考虑低位进位低位进位的加法运算的加法运算即为全加。即为全加。 如果用如果用Ai和和Bi表示表示A

19、、B两个数中的第两个数中的第i位，用位，用Ci表示来自表示来自低位低位(i-1)的进位，的进位，Si是全加和，是全加和，Ci+1表示送给高位表示送给高位(i+1)的进位。的进位。加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 全加器全加器A Ai iB Bi iC Ci iS Si iC Ci+1i+1A Ai iB Bi iC Ci iS Si iC Ci+1i+10 00 00 00 00 01 10 00 01 10 00 00 01 11 10 01 10 01 10 01 10 01 10 01 10 01 11 10 00 01 10 01 11 10 01 11 11 1

20、1 11 11 1真值表真值表 不仅考虑加数和被加数，而且考虑不仅考虑加数和被加数，而且考虑低位进位低位进位的加法运算的加法运算即为全加。即为全加。加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 全加器全加器输出函数表达式输出函数表达式iiiiiiiiiiiiiCBACBACBACBAS+=iiiiiiiCBCABAC+=1+iiiiiiiiCBACBABA+=iiiiiCBABA)(+=iiiCBA= 不仅考虑加数和被加数，而且考虑不仅考虑加数和被加数，而且考虑低位进位低位进位的加法运算的加法运算即为全加。即为全加。加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 全加器全加器

21、 不仅考虑加数和被加数，而且考虑不仅考虑加数和被加数，而且考虑低位进位低位进位的加法运算的加法运算即为全加。即为全加。加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 全加器全加器例：用两个半加器加上合适的逻辑门电路构成一个全加器例：用两个半加器加上合适的逻辑门电路构成一个全加器 比较半加器和全加器的函数表达式比较半加器和全加器的函数表达式 iiiiiiiBABABAS=+=iiiBAC =iiiiCBAS=iiiiiiCBABAC)(+=1+半加器半加器全加器全加器加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 全加器全加器例：用两个半加器加上合适的逻辑门电路构成一个全加器例：

22、用两个半加器加上合适的逻辑门电路构成一个全加器 加法器与算术逻辑单元加法器与算术逻辑单元2 2 集成加法器集成加法器 集成加法器按运算方式可分为集成加法器按运算方式可分为串行加法器串行加法器和和并行加法器并行加法器。串行加法器是指最低位开始逐位相加，直至最高位，最后得到串行加法器是指最低位开始逐位相加，直至最高位，最后得到和数。由于速度慢，所以很少使用。和数。由于速度慢，所以很少使用。 并行加法器是指两个二进制数的各位并行相加的电路。并并行加法器是指两个二进制数的各位并行相加的电路。并行加法器的行加法器的进位进位又分为又分为串行串行和和并行并行两种。两种。 加法器与算术逻辑单元加法器与算术逻辑

23、单元(1) 4(1) 4位超前进位加法器位超前进位加法器 全加器是指在两个二进制数全加器是指在两个二进制数A Ai i和和B Bi i相加时，要考虑低位进位相加时，要考虑低位进位数数C Ci-1i-1，所以，它是，所以，它是3 3个个1 1位二进制数进行相加位二进制数进行相加“求和求和”及及“进位进位”的逻辑电路。若的逻辑电路。若3 3个个1 1位二进制数的取值为位二进制数的取值为1 1是奇数个，则其是奇数个，则其“和和数数”必为必为1 1；若其中任意两个取值为；若其中任意两个取值为1 1，则，则“进位进位”C Ci+1i+1为为1 1。 2 2 集成加法器集成加法器加法器与算术逻辑单元加法器

24、与算术逻辑单元iiiiiiiCBCABAC+=1+在在4 4位二进制加法器中，每个全加器的进位信号：位二进制加法器中，每个全加器的进位信号： 1 -001 -00000+=CBCABAC011111)+(+=CBABAC122222)+(+=CBABAC233333)+(+=CBABAC2 2 集成加法器集成加法器(1) 4(1) 4位超前进位加法器位超前进位加法器加法器与算术逻辑单元加法器与算术逻辑单元2 2 集成加法器集成加法器加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 集成加法器集成加法器74LS28374LS283的应用的应用 74LS283 74LS283是典型的是典型的

25、4 4位二进制超前进位加法器。其中位二进制超前进位加法器。其中A A3 3A A2 2A A1 1A A0 0和和B B3 3B B2 2B B1 1B B0 0分别为分别为4 4位二进制被加数和加数输入，位二进制被加数和加数输入， CICI为相邻低位的为相邻低位的进位输入，进位输入，S S3 3S S2 2S S1 1S S0 0为相加后的为相加后的4 4位和输出，位和输出， COCO为相加后的进位为相加后的进位输出。输出。适用于适用于高速数字计算高速数字计算、数据采集数据采集及控制系统，而且扩展及控制系统，而且扩展方便。方便。 加法器与算术逻辑单元加法器与算术逻辑单元(2) (2) 集成加

26、法器集成加法器74LS28374LS283的应用的应用例例1：用：用74LS283实现两个实现两个7位二进制数的加法器位二进制数的加法器 加法器与算术逻辑单元加法器与算术逻辑单元 一个十进制加法器至少需要九个输入和五个输出。每个一个十进制加法器至少需要九个输入和五个输出。每个十十进制数都要用四位二进制代码表示进制数都要用四位二进制代码表示，再加上一位来自，再加上一位来自低位的进低位的进位输入位输入。同时，和也要用四位二进制数表示，再加上一位向。同时，和也要用四位二进制数表示，再加上一位向高高位的进位输出位的进位输出。 两个两个1 1位位8421BCD8421BCD相加，最小数为相加，最小数为0

27、H0H，最大为，最大为18H18H，如考虑，如考虑低位进位，则为低位进位，则为19H19H。例例2：用：用74LS283实现实现1位位8421码的加法运算码的加法运算 加法器与算术逻辑单元加法器与算术逻辑单元例例2：用：用74LS283实现实现1位位8421码的加法运算码的加法运算 两个两个1 1位位8421BCD8421BCD相加，最小数为相加，最小数为0H0H，最大为，最大为18H18H，如考虑，如考虑低位进位，则为低位进位，则为19H19H。和和小于等于小于等于9 9无进位无进位有进位有进位大于大于9 9，小于，小于F F大于大于F F需要调整需要调整在十进制下在十进制下有进位有进位加法

28、器与算术逻辑单元加法器与算术逻辑单元CCS S8 8 S S4 4 S S2 2 S S1 1 D D4 4D D3 3D D2 2D D1 1D D0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 01 10 00 00 01 10 00 00 00 01 10 00 00 00 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 01 10 00 01 11 10 00 00 01 11 10 00 00 01 11 1

29、1 10 00 01 11 11 10 01 10 00 00 00 01 10 00 00 00 01 10 00 01 10 01 10 00 01 1加法器与算术逻辑单元加法器与算术逻辑单元CCS S8 8 S S4 4 S S2 2 S S1 1 D D4 4D D3 3D D2 2D D1 1D D0 00 01 10 01 10 01 10 00 00 00 00 01 10 01 11 11 10 00 00 01 10 01 11 10 00 01 10 00 01 10 00 01 11 10 01 11 10 00 01 11 10 01 11 11 10 01 10 01

30、 10 00 00 01 11 11 11 11 10 01 10 01 11 10 00 00 00 01 10 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 01 10 01 11 10 00 00 0加法器与算术逻辑单元加法器与算术逻辑单元8421码运算无进位码运算无进位在十进制下无进位在十进制下无进位在十进制有进位在十进制有进位加加0110调整调整加加0000调整调整8421码运算有进位码运算有进位加加0110调整调整CCS S8 8 S S4 4 S S2 2 S S1 1 D D4 4D D3 3D D2 2D D1 1D D0 0

31、0 01 10 01 10 01 10 00 00 00 00 01 10 01 11 11 10 00 00 01 10 01 11 10 00 01 10 00 01 10 00 01 11 10 01 11 10 00 01 11 10 01 11 11 10 01 10 01 10 00 00 01 11 11 11 11 10 01 10 01 11 10 00 00 00 01 10 01 11 10 01 10 00 00 01 11 10 01 11 11 11 10 00 01 10 01 11 10 00 00 0加法器与算术逻辑单元加法器与算术逻辑单元加法器与算术逻辑单元

32、加法器与算术逻辑单元在十进制有进位，在十进制有进位，8421码运算无进位码运算无进位1 11 11 11 11 11 128SS28SS28SS48SS8421码运算有进位码运算有进位1=C+=4828SSSSCC得到修正条件：得到修正条件：加法器与算术逻辑单元加法器与算术逻辑单元校正电路校正电路C8S4S2S1SC数值比较器数值比较器 比较既是一个十分重要的概念，也是一种最基本的操作。比较既是一个十分重要的概念，也是一种最基本的操作。数值比较器就是对两数数值比较器就是对两数A A、B B进行比较，以判断其大小的逻辑进行比较，以判断其大小的逻辑电路。在数字电路中，数值比较器的输入是要进行比较的

33、二电路。在数字电路中，数值比较器的输入是要进行比较的二进制数，输出是给出进制数，输出是给出“大于大于”、“等于等于”和和“小于小于”三种结三种结果。果。 数值比较器数值比较器1 1 数值比较器的设计数值比较器的设计(1) 1(1) 1位数值比较器位数值比较器 1 1位数值比较器的输入信号是两个要进行比较的位数值比较器的输入信号是两个要进行比较的1 1位二进位二进制数。现用制数。现用A A、B B表示输入信号，用表示输入信号，用F FABAB、F FA=BA=B、F FABABAB时，时，F FABAB=1=1；当；当A=BA=B时，时，F FA=BA=B =1 =1；当；当ABAB时，时，F

34、FABABABF FABABAFBA=BB3 3 ，则，则ABAB，L=1L=1，G=M=0G=M=0。若若A A3 3=B=B3 3 ，即，即G G3 3=1=1时，时，A A2 2BB2 2，则，则ABAB，L=1L=1，G=M=0G=M=0。若若A A3 3=B=B3 3 ，A A2 2=B=B2 2, ,即即G G3 3=G=G2 2=1=1时，时，A A1 1BB1 1，则，则ABAB，L=1L=1，G=M=0G=M=0。若若A A3 3=B=B3 3 ，A A2 2=B=B2 2,A,A1 1=B=B1 1，即，即G G3 3=G=G2 2=G=G1 1=1=1时，时，A A0 0

35、BB0 0，则，则ABAB， L=1L=1，G=M=0G=M=0。数值比较器数值比较器1 1 数值比较器的设计数值比较器的设计(2) 4(2) 4位数值比较器位数值比较器若若A A3 3=B=B3 3 ，A A2 2=B=B2 2, A, A1 1=B=B1 1，A A0 0=B=B0 0，即，即G G3 3=G=G2 2=G=G1 1=G=G0 0=1=1时则时则A=BA=B，G=1G=1。如果如果A A不大于不大于B B也不等于也不等于B,B,即时即时, ,则则A A必然小于必然小于B B。 数值比较器数值比较器1 1 数值比较器的设计数值比较器的设计(2) 4(2) 4位数值比较器位数值

36、比较器0123123233=MGGGMGGMGMM0123=GGGGGGMGML+=数值比较器数值比较器2 2 集成数值比较器集成数值比较器(1) (1) 集成数值比较器集成数值比较器74LS8574LS85的功能的功能74LS8574LS85是采用并行比较结构的是采用并行比较结构的4 4位二进制数比较器。位二进制数比较器。 PQ数值比较器数值比较器2 2 集成数值比较器集成数值比较器(1) (1) 集成数值比较器集成数值比较器74LS8574LS85的功能的功能 输入变量包括两个输入变量包括两个4 4位二进制数位二进制数A A3 3A A2 2A A1 1A A0 0与与B B3 3B B2

37、 2B B1 1B B0 0以及级以及级联输入联输入abab、ababab、ababababaBABABABB3 3H HL LL LA A3 3BBB2 2H HL LL LA A3 3=B=B3 3A A2 2BBB1 1H HL LL LA A3 3=B=B3 3A A2 2=B=B2 2A A1 1BbababaBABABABB0 0H HL LL LA A3 3=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0BB0 0L LH HL LA A3 3=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 0H HL LL

38、LH HL LL LA A3 3=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 0L LH HL LL LH HL LA A3 3=B=B3 3A A2 2=B=B2 2A A1 1=B=B1 1A A0 0=B=B0 0L LL LH HL LL LH H数值比较器数值比较器2 2 集成数值比较器集成数值比较器(2) (2) 集成数值比较器集成数值比较器74LS8574LS85的扩展和应用的扩展和应用例：用两片例：用两片74LS8574LS85扩展构成扩展构成8 8位数值比较器，画出逻辑图。位数值比较器，画出逻辑图。编码器编码器 一般地说，用文字、符

39、号或者数字表示特定对象的过程都一般地说，用文字、符号或者数字表示特定对象的过程都可以叫做编码。日常生活中就经常遇到编码问题。汉字、十进可以叫做编码。日常生活中就经常遇到编码问题。汉字、十进制数用电路实现比较困难，所以在数字电路中不用它们编码，制数用电路实现比较困难，所以在数字电路中不用它们编码，而是用二进制数进行编码，相应的二进制数叫做二进制代码。而是用二进制数进行编码，相应的二进制数叫做二进制代码。编码器就是实现编码操作的电路。编码器就是实现编码操作的电路。编码器编码器1 1 编码器的工作原理编码器的工作原理(1) (1) 二进制编码器二进制编码器 用用n n位二进制代码对位二进制代码对N=

40、2N=2n n个信号进行编码的电路叫做二进制个信号进行编码的电路叫做二进制编码器。编码器。 0I1I12 nI0Y1Y1nY2 2n n个输入个输入n n位二进制编位二进制编码输出码输出编码器编码器1 1 编码器的工作原理编码器的工作原理(1) (1) 二进制编码器二进制编码器 8 8线线-3-3线普通编码器的输入是八个需要进行编码的信号，线普通编码器的输入是八个需要进行编码的信号，用用I I0 0I I7 7表示，输出是用来进行编码的表示，输出是用来进行编码的3 3位二进制代码（用位二进制代码（用Y Y0 0、Y Y1 1、Y Y2 2表示），所以又叫三位二进制编码器。由于编码器在任表示），

41、所以又叫三位二进制编码器。由于编码器在任何时刻，只能对一个输入信号进行编码，即不允许有两个和两何时刻，只能对一个输入信号进行编码，即不允许有两个和两个以上输入信号同时存在的情况出现，也就是说个以上输入信号同时存在的情况出现，也就是说I I0 0、I I1 1、I I7 7是一组互相排斥的变量。是一组互相排斥的变量。 编码器编码器输输 入入输输 出出 I I0 0 I I1 1 I I2 2 I I3 3 I I4 4 I I5 5 I I6 6 I I7 7 Y Y2 2 Y Y1 1 Y Y0 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 0

42、0 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 01 10 00 01 10 01 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 00 00 00 01 11 11 11 18-38-3二进制编码器真值表二进制编码器真值表编码器编码器76542+=IIIIY76321+=IIIIY75310+=IIIIY8-38-3编码器的输出表达式：编码

43、器的输出表达式：8-38-3编码器逻辑图编码器逻辑图能实现二能实现二十进制编码的电路叫做二十进制编码的电路叫做二十进制编码器。十进制编码器。 编码器编码器1 1 编码器的工作原理编码器的工作原理(2) (2) 二二- -十进制编码器十进制编码器编码器编码器Y Y3 3Y Y2 2Y Y1 1Y Y0 0I I0 00 00 00 00 0I I1 10 00 00 01 1I I2 20 00 01 10 0I I3 30 00 01 11 1I I4 40 01 10 00 0I I5 50 01 10 01 1I I6 60 01 11 10 0I I7 70 01 11 11 1I I8

44、 81 10 00 00 0I I9 91 10 00 01 1输出输出输入输入983 .+=IIY76542 .+=IIIIY76321 .+=IIIIY975310 .+=IIIIIY每一个输出信号的表达式每一个输出信号的表达式 编码器编码器逻辑图逻辑图 (2) (2) 二二- -十进制编码器十进制编码器编码器编码器(3) (3) 优先编码器优先编码器 在优先编码器中则不同，允许几个信号同时输入，但是电路在优先编码器中则不同，允许几个信号同时输入，但是电路只对其中优先级别最高的进行编码，不理睬级别低的信号，或者只对其中优先级别最高的进行编码，不理睬级别低的信号，或者说级别低的信号不起作用，

45、这样的电路叫做优先编码器。也就是说级别低的信号不起作用，这样的电路叫做优先编码器。也就是说，在优先编码器中是优先级别高的信号排斥级别低的，即具有说，在优先编码器中是优先级别高的信号排斥级别低的，即具有单方面排斥的特性。单方面排斥的特性。优先级别的高低，则完全是由设计人员根据优先级别的高低，则完全是由设计人员根据各个输入信号轻重缓急情况决定的各个输入信号轻重缓急情况决定的。 编码器编码器 8 8线线-3-3线优先编码器线优先编码器 在在8 8线线-3-3线普通编码器中，假定线普通编码器中，假定I I7 7优先级别最高，优先级别最高，I I6 6次之，次之，依此类推，依此类推，I I0 0最低，并

46、分别用最低，并分别用Y Y2 2 Y Y1 1 Y Y0 0取值为取值为000000、001001、111111表示表示I I0 0、I I1 1、I I7 7。 (3) (3) 优先编码器优先编码器编码器编码器输输 入入输输 出出 I I7 7 I I6 6 I I5 5 I I4 4 I I3 3 I I2 2 I I1 1 I I0 0 Y Y2 2 Y Y1 1 Y Y0 01 11 11 11 10 01 11 11 10 00 00 01 11 10 01 10 00 00 01 11 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 01

47、10 01 10 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 01 10 00 00 0 8 8线线-3-3线优先编码器线优先编码器编码器编码器45675676772 .+=IIIIIIIIIIY4567+=IIII234567345676771+=IIIIIIIIIIIIIIY12345673456756770+=IIIIIIIIIIIIIIIIY24534567+=IIIIIIII1246346567+=IIIIIIIIII 8 8线线-3-3线优先编码器线优先编码器编码器编码器 8 8线线-3-3线优先编码器线优先编码器编码器编码

48、器 集成优先编码器有集成优先编码器有TTLTTL和和CMOSCMOS的定型产品。例如，集成的的定型产品。例如，集成的8 8线线-3-3线优先编码器线优先编码器74LS14874LS148（TTLTTL型）、型）、CC4532CC4532（CMOSCMOS型），集型），集成的成的1010线线-4-4线优先编码器线优先编码器74LS14774LS147、CC40147CC40147等。等。 2 2 集成优先编码器集成优先编码器编码器编码器2 2 集成优先编码器集成优先编码器74LS14874LS148输输 入入输输 出出1 11 11 11 11 11 10 01 11 11 11 11 11 1

49、1 11 11 11 11 11 10 00 00 00 00 00 00 01 10 00 01 10 00 01 10 01 10 00 01 11 10 01 10 00 01 10 00 01 11 11 10 01 11 10 01 10 00 01 11 11 11 11 10 00 00 01 10 00 01 11 11 11 11 11 10 01 10 01 10 00 01 11 11 11 11 11 11 11 10 00 01 10 00 01 11 11 11 11 11 11 11 11 11 10 01 1E EI I0 0I I1 1I I2 2I I3 3

50、I I4 4I I5 5I I6 6I I7 7I I2 2A A1 1A A0 0A AG GS SE EO O编码器编码器2 2 集成优先编码器集成优先编码器74LS14874LIIIIIIIIEIEOEOEIGS=76542+=IIIIEIA765435421+=IEIIEIIIIEIIIIEIA76564364210+=IEIIIEIIIIEIIIIIEIA编码器编码器 用两片用两片74LS14874LS148组成组成1616位输入、位输入、4 4位二进制码输出的优先编位二进制码输出的优先编码器，分析其工作原理。码器，分析其工作原理。 译码器译码器 译码是编码

51、的逆过程，在编码时，每一种二进制代码状态，译码是编码的逆过程，在编码时，每一种二进制代码状态，都赋予了特定的含义，即都表示了一个确定的信号或者对象。都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义把代码状态的特定含义“翻译翻译”出来的过程叫做译码，实现出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将译码操作的电路称为译码器。或者说，译码器是可以将输入输入二进制代码的状态翻译成输出信号，以表示其原来含义二进制代码的状态翻译成输出信号，以表示其原来含义的电的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者路。根据需要，输出信号可以是脉冲，也可

52、以是高电平或者低电平。低电平。1 1 译码器的分析与设计译码器的分析与设计(1) (1) 二进制译码器二进制译码器 把二进制代码的各种状态，按其原意翻译成对应输出信号把二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫做二进制译码器，也称为变量译码器，因为它把的电路，叫做二进制译码器，也称为变量译码器，因为它把输输入变量的取值入变量的取值全翻译出来了。全翻译出来了。 译码器译码器1 1 译码器的分析与设计译码器的分析与设计(1) (1) 二进制译码器二进制译码器输入输入n n位二位二进制代码进制代码输出输出m m个信个信号号码码nm2=译码器译码器1 1 译码器的分析与设计译码器的分析

53、与设计(1) (1) 二进制译码器二进制译码器 严格地讲，不知道编码是无法译码的。在二进制译码器中，严格地讲，不知道编码是无法译码的。在二进制译码器中，一般情况下都把一般情况下都把输入的二进制代码状态当成二进制数输入的二进制代码状态当成二进制数，输出就是，输出就是相应十进制数的数值相应十进制数的数值，并用输出信号的下标表示。，并用输出信号的下标表示。 译码器译码器(1) (1) 二进制译码器二进制译码器输输 入入输输 出出 A A2 2 A A1 1 A A0 0 Y Y7 7 Y Y6 6 Y Y5 5 Y Y4 4 Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 00 00 00 00

54、 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 0译码器译码器(1) (1) 二进制译码器二进制译码器得输出表达式：得输出表达式：0120=A

55、AAY0121=AAAY0122=AAAY0123=AAAY0124=AAAY0125=AAAY0126=AAAY0127=AAAY译码器译码器(1) (1) 二进制译码器二进制译码器 由于译码器各个输出信号逻辑表达式的基本形式是有关由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻辑图是由输入信号的与运算，所以它的逻辑图是由与门组成的阵列与门组成的阵列，这，这也是也是译码器基本电路结构的一个显著特点译码器基本电路结构的一个显著特点。 二进制译码器是全译码的电路，它把每一种输入二进制二进制译码器是全译码的电路，它把每一种输入二进制代码状态都进行了翻译。如果把输入信号当

56、成逻辑变量，输出代码状态都进行了翻译。如果把输入信号当成逻辑变量，输出信号当成逻辑函数，那么信号当成逻辑函数，那么每一个输出信号就是输入变量的一个每一个输出信号就是输入变量的一个最小项，所以二进制译码器在其输出端提供了输入变量的全部最小项，所以二进制译码器在其输出端提供了输入变量的全部最小项最小项。 译码器译码器(2) (2) 二二- -十进制译码器十进制译码器 将十进制数的二进制编码即将十进制数的二进制编码即BCDBCD码翻译成对应的十个输出信码翻译成对应的十个输出信号的电路，叫做二号的电路，叫做二- -十进制译码器。因为在一般情况下，十进制译码器。因为在一般情况下，BCDBCD码码都是由都

57、是由4 4位二进制代码组成，形成位二进制代码组成，形成4 4个输入信号，故常把二个输入信号，故常把二- -十进十进制译码器叫做制译码器叫做4 4线线-10-10线译码器线译码器。 译码器译码器(2) (2) 二二- -十进制译码器十进制译码器输输 入入输输 出出A A3 3 A A2 2 A A1 1 A A0 0Y Y0 0 Y Y1 1 Y Y2 2 Y Y3 3 Y Y4 4 Y Y5 5 Y Y6 6 Y Y7 7 Y Y8 8 Y Y9 90 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00

58、 00 00 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 00 00 01 11 10 00 00 01 10 00 00 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 01 10 01 10 00 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 00 00 00 01 10 00 00 00 01 11 11 10 00 00 00 00 00 00 01 10 00 0译码器译码器(2) (2) 二二- -十进制译码器十进制译码器输输 入入输

59、输 出出A A3 3 A A2 2 A A1 1 A A0 0 Y Y0 0 Y Y1 1 Y Y2 2 Y Y3 3 Y Y4 4 Y Y5 5 Y Y6 6 Y Y7 7 Y Y8 8 Y Y9 91 10 00 00 00 00 00 00 00 00 00 00 01 10 01 10 00 01 10 00 00 00 00 00 00 00 00 01 11 10 01 10 0 1 10 01 11 1 1 11 10 00 0 1 11 10 01 1 1 11 11 10 0 1 11 11 11 1 译码器译码器(2) (2) 二二- -十进制译码器十进制译码器利用卡诺图化

60、简法，利用约束项，可得表达式：利用卡诺图化简法，利用约束项，可得表达式：01230=AAAAY01231=AAAAY0122=AAAY0123=AAAY0124=AAAY0125=AAAY0126=AAAY0127=AAAY038=AAY039=AAY译码器译码器2 2 集成译码器集成译码器(1) 3(1) 3线线-8-8线集成译码器线集成译码器74LS13874LS138译码器译码器(1) 3(1) 3线线-8-8线集成译码器线集成译码器74LS13874LS138输输 入入输输 出出1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1