第4章组合逻辑电路(new)

1、第四章第四章 组合逻辑电路组合逻辑电路：输出仅由输入决定，与电路以前：输出仅由输入决定，与电路以前状态无关；电路结构中状态无关；电路结构中无无反馈环路（无记忆）。反馈环路（无记忆）。分析组合逻辑电路的目的是为了确定已知电路的分析组合逻辑电路的目的是为了确定已知电路的逻辑功能，其步骤大致如下：逻辑功能，其步骤大致如下：1.1.由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2.2.化简和变换各逻辑表达式；化简和变换各逻辑表达式；4.4.根据真值表和逻辑表达式对逻辑电路进行分析，最后根据真值表和逻辑表达式对逻辑电路进行分析，最后 确定其功能；确定其功能；3.3.列出真值表；列出

2、真值表；步骤：步骤：输出函数输出函数表达式表达式简化函数简化函数真值表真值表描述电描述电路功能路功能逻辑电逻辑电路图路图逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式 2 ZABLZC 2 LABC=1=1ABCLZ例例 1：分析如图所示电路的逻辑功能：分析如图所示电路的逻辑功能最简与或最简与或表达式表达式 3 真值表真值表LBCA 3 4 电路的逻电路的逻辑功能辑功能 4 当输入当输入A A、B B、C C中有奇数个中有奇数个1 1时，输时，输出出L L为为1 1，否则输出，否则输出L L为为0 0。所以这个电路。所以这个电路可用于检查可用于检查3 3位二进位二进制数

3、码的奇偶性，由制数码的奇偶性，由于它在输入二进制码于它在输入二进制码含有奇数个含有奇数个1 1时，输时，输出有效信号，因此称出有效信号，因此称为奇校验电路为奇校验电路。 A B C L & & & & 逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式 2 1LAB2LBC3LCA1L2L3LY 2 LAB BC CA123 LL L LABBCAC例例 2：分析如图所示电路的逻辑功能：分析如图所示电路的逻辑功能最简与或最简与或表达式表达式 3 真值表真值表LAB BC CA 3 4 电路的逻电路的逻辑功能辑功能 4 当输入当输入A A、B B、C C中有中有2 2个或个或

4、3 3个个为为1 1时，输出时，输出Y Y为为1 1，否则输出，否则输出Y Y为为0 0。所以这个电。所以这个电路实际上是一种路实际上是一种3 3人表决用的组人表决用的组合电路：只要有合电路：只要有2 2票或票或3 3票同意，票同意，表决就通过表决就通过。 L3 1 1 1 1 A B C L L1 L2 1 逻辑图逻辑图12312312LA B CLA BL LL LB A B C A B BLY YB 逻辑表逻辑表达式达式L A BC AB B AB B A B 最简与或最简与或表达式表达式真值表真值表 A B C L & 用与非门实现用与非门实现电路的逻辑功能电路的逻辑功能LABAB 电

5、路的输出电路的输出Y Y只与输入只与输入A A、B B有有关，而与输入关，而与输入C C无关。无关。L L和和A A、B B的的逻辑关系为：逻辑关系为：A A、B B中只要一个为中只要一个为0 0，L=1L=1；A A、B B全为全为1 1时，时，L=0L=0。所。所以以L L和和A A、B B的逻辑关系为与非运的逻辑关系为与非运算的关系。算的关系。Y A B 例例4 4：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：解：（1）由逻辑图逐级写出逻辑表达式。）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量为了写表达式方便，借助中间变量P。（2）化

6、简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致时，三个变量不一致时，电路输出为电路输出为“1”，所以这个电路，所以这个电路称为称为“不一致电路不一致电路”。例例5 组合逻辑电路如图，组合逻辑电路如图，试分析其逻辑功能。试分析其逻辑功能。解解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简、根据逻辑图写输出逻辑表达式并化简BAB AYBABBAABABA2）、根据逻辑表达式列真值表）、根据逻辑表达式列真值表0 00 1 1 01 1A B Y01103）、由真值表分析逻辑功能）、由真值表分析逻辑功能当当AB

7、相同时，输出为相同时，输出为0当当AB相异时，输出为相异时，输出为1异或功能。异或功能。&YABABAABBAB4.2 组合逻辑电路的设计组合逻辑电路的设计步骤：步骤：根据要求设计出实际逻辑电路根据要求设计出实际逻辑电路写出表达写出表达式并简化式并简化形式变换形式变换确定输入、输确定输入、输出列出真值表出列出真值表画逻辑电路图画逻辑电路图根据设计所根据设计所用芯片要求用芯片要求 组合逻辑电路的设计与分析过程相反，其步骤大组合逻辑电路的设计与分析过程相反，其步骤大致如下：致如下：1.1.根据对电路逻辑功能的要求，列出真值表；根据对电路逻辑功能的要求，列出真值表；2.2.由真值表写出逻辑表达式；由

8、真值表写出逻辑表达式；3.3.简化和变换逻辑表达式，从而画出逻辑图。简化和变换逻辑表达式，从而画出逻辑图。真值表真值表电路功电路功能描述能描述：用用与非门与非门设计一个举重裁判表决电路。设举重比赛有设计一个举重裁判表决电路。设举重比赛有3 3个个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。亮。设主裁判为变量设主裁判

9、为变量A A，副裁判分别为，副裁判分别为B B和和C C；表示成功与否的；表示成功与否的灯为灯为Y Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。 1 1 A B C L A B C L 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 2 LABCABCABC 2 逻辑表达式逻辑表达式 A B A C L & & & 3 最简与或最简与或表达式表达式 4 5 逻辑变换逻辑变换逻辑电逻辑电路图路图 3 4 5 ACABY()()LABCABCABCABCABCABCABCAB CCAC BBABAC真值表真值

10、表电路功电路功能描述能描述：试用试用2 2输入输入与非门和反相器与非门和反相器设计一个设计一个3 3输入（输入（I I0 0、I I1 1、I I2 2) )、3 3输出输出（L0、L1、L2)的信号排队电路。它的功能是：的信号排队电路。它的功能是：当当I0输入为输入为1时，无论时，无论I1和和I2为为1还是还是0，输出，输出L0为为1，L1和和L2为为0；当；当I0为为0且且I1为为1，无论，无论I2为为1还是还是0，输出，输出L1为为1，其余两个输出为其余两个输出为0；当；当I2为为1且且I0和和I1均为均为0时，输出时，输出L2为为1，其余两个输出为其余两个输出为0。如。如I0、I1、I

11、2均为均为0，则，则L0、L1、L2也也均为均为0。 1 1 2 00 1001122LI ;LI I ;LI I I 2 逻辑表达式逻辑表达式输 入输 出I 0 I1 I2 L 0 L1 L2 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 3 4 逻辑变换逻辑变换逻辑电逻辑电路图路图 3 4 000110122LILI ILI I I11111&I0I1I2L0L1L2： 试设计一个三人多数表决电路，试设计一个三人多数表决电路， 要求提案通过时输出为要求提案通过时输出为1，否则为，否则为0。 1、列真值表、列真值表解：解：2、填卡诺图、填卡诺图化简逻辑函

12、数化简逻辑函数00010111 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 111100001BC00 01 11 10 01AY 3、 输出函数式输出函数式4、用与门、或门设计电路、用与门、或门设计电路5、用与非门设计电路、用与非门设计电路思考：思考： 若若只只用二输入与非门设计电路，如何画逻辑图？用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+ACACBCABY提示：的形式画逻辑图。&ABCY&1ABCYY=（AB BC）AC将函数式化为例：例：试设计将试设计将8421BCD码转换为余码转换为余3BCD码的变换电路。码的

13、变换电路。 8421码码 余余3码码 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 （2）卡诺图）卡诺图（1）真值表）真值表

14、E3E2E1E0000101101212022120233BEBBBBEBBBBBBBEBBBBBE（2 2）卡诺图）卡诺图（3 3）表达式）表达式E3E2E1E0000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）电路图）电路图（3 3）表达式）表达式8 8421BCD码余3码：试设计一可逆的试设计一可逆的4 4位码变换器。在控制信号位码变换器。在控制信号C=1C=1时，他将时，他将84218421码转换为格雷码；码转换为格雷码；C=0C=0时，它将格雷码转换为时，它将格雷码转换为84218421码。码。输 入 输 出 （Yi=gi+bi ) X3 X2

15、 X1 X0 g3 g2 g1 g0 b3 b2 b1 b00 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 1 0 0 0 10 0 1 0 0 0 1 1 0 0 1 10 0 1 1 0 0 1 0 0 0 1 00 1 0 0 0 1 1 0 0 1 1 10 1 0 1 0 1 1 1 0 1 1 00 1 1 0 0 1 0 1 0 1 0 00 1 1 1 0 1 0 0 0 1 0 11 0 0 0 1 1 0 0 1 1 1 11 0 0 1 1 1 0 1 1 1 1 01 0 1 0 1 1 1 1 1 1 0 01 0 1 1 1 1 1 0 1

16、 1 0 11 1 0 0 1 0 1 0 1 0 0 01 1 0 1 1 0 1 1 1 0 0 11 1 1 0 1 0 0 1 1 0 1 11 1 1 1 1 0 0 0 1 0 1 033232323212121210101010gX CgX XX XCXXCgX XX XCXXCgX XX XCXXC当当C=1时时0000111111110000C=10100011110001110X1X0g2X3X20000000011111111C=10100011110001110X1X0g3X3X20011010101010101C=10100011110001110X1X0g0X3X2

17、0101110000111100C=10100011110001110X1X0g1X3X20000111111110000C=00100011110001110X1X0b2X3X2C=000000000111111110100011110001110X1X0b3X3X20101110011000011C=00100011110001110X1X0b1X3X20011101010100101C=00100011110001110X1X0b0X3X23323232322131321323211231323232132132132103210bX CbX XX XCXXCbX X XX X XX X

18、 XX X XCX XX XXX XX XXCXXXXXXCXXXCbXXXXC当当C=0时时3333222321112121122000011Ygb =XYgb =XXYgb = XXC+ YXCXCXCYYgb =XCX CY4.34.3组合电路中的竞争与冒险组合电路中的竞争与冒险4.3.1产生竞争冒险的原因产生竞争冒险的原因竞争：竞争：冒险：冒险：在组合电路中，信号经由不同的途径在不同的时在组合电路中，信号经由不同的途径在不同的时刻到达的现象，通常称为竞争。刻到达的现象，通常称为竞争。由于竞争而引起电路输出发生瞬间错误现象，称为由于竞争而引起电路输出发生瞬间错误现象，称为冒险。表现为输出

19、端出现了原设计中没有的窄脉冲，冒险。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。常称其为毛刺。1&AG2G1L=AAALA4.3.2消除竞争冒险的方法消除竞争冒险的方法1. 发现并消除互补变量发现并消除互补变量2. 增加乘积项增加乘积项3. 输出端并联电容输出端并联电容P135一、竞争与冒险的判断一、竞争与冒险的判断代数法：代数法：或的形式时，或的形式时，A A变量的变化可能引起险象。变量的变化可能引起险象。卡诺图法：卡诺图法：如函数卡诺图上为简化作的圈相切，且相切处又如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。无其他圈包含，则可能有险象。如图所示电路的卡诺

20、图两圈相切，故有险象。如图所示电路的卡诺图两圈相切，故有险象。二、冒险现象的消除二、冒险现象的消除1. 1. 利用冗余项利用冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为消除冒险。由此得函数表达式为二、冒险现象的消除二、冒险现象的消除1. 1. 利用冗余项利用冗余项. . 吸收法吸收法在输出端加小电容在输出端加小电容C C可以消除毛刺如图可以消除毛刺如图3-583-58所示。但是输出波形所示。但是输出波形的前后沿将变坏的前后沿将变坏, , 在对波形要求较严格时，应再加整形电路。在对波形要求较严格

21、时，应再加整形电路。. .取样法取样法二、冒险现象的消除二、冒险现象的消除1. 1. 利用冗余项利用冗余项. . 吸收法吸收法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。信号才有效，可以避免毛刺影响输出波形。加取样脉冲原则：加取样脉冲原则：“或或”门及门及“或非或非”门门加负取样脉冲加负取样脉冲“与与”门及门及“与非与非”门加门加正取样脉冲正取样脉冲利用冗余项：利用冗余项：只能消除逻辑冒险，而不能消除功能只能消除逻辑冒险，而不能消除功能冒险；适用范围有限冒险；适用范围有限三种方法比较：三种方法比较：取样

22、法：取样法：加取样脉冲对逻辑冒险及功能冒险都有效。加取样脉冲对逻辑冒险及功能冒险都有效。目前大多数中规模集成模块都设有使能端，可以将目前大多数中规模集成模块都设有使能端，可以将取样信号作用于该端，待电路稳定后才使输出有效。取样信号作用于该端，待电路稳定后才使输出有效。吸收法：吸收法：加滤波电容使输出信号变坏，引起波形的加滤波电容使输出信号变坏，引起波形的上升、下降时间变长，不宜在中间级使用。实验调上升、下降时间变长，不宜在中间级使用。实验调试阶段采用的应急措施；试阶段采用的应急措施； 组合逻辑部件是指具有某种逻组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路辑功能的中规模集成组合逻辑电

23、路芯片。常用的组合逻辑部件有加法芯片。常用的组合逻辑部件有加法器、数值比较器、编码器、译码器、器、数值比较器、编码器、译码器、数据选择器和数据分配器等。数据选择器和数据分配器等。4.4.1 4.4.1 编码器编码器一、编码器的定义与功能一、编码器的定义与功能1)、功能表、功能表2)、逻辑表达式、逻辑表达式 I0 I1 I2 I3Y1 Y01 0 0 00 1 0 00 0 1 00 0 0 10 00 11 01 1编码编码: 将特定的逻辑信号编为一组二进制代码。将特定的逻辑信号编为一组二进制代码。编码器编码器: 能够实现编码功能的逻辑部件能够实现编码功能的逻辑部件1、 普通普通 4线线-2线

24、编码器线编码器(输入高电平有效，即输入高电平有效，即1有有效）效）10 1 2 30 1 2 3YI I I II I I I00 1 2 30 1 2 3YI I I II I I I特点特点：任何时刻只允许输入一个编码信号，否则输出将任何时刻只允许输入一个编码信号，否则输出将 发生混乱发生混乱。一般而言，一般而言，N N 个个不同的信号，至不同的信号，至少需要少需要n n 位二进位二进制数编码。制数编码。N N 和和n n 之间满足之间满足下列关系下列关系: : 2 2n n N N 输输入入4 4个互斥的信号个互斥的信号输输出出2 2位二进制代码位二进制代码4)、逻辑符号、逻辑符号3)

25、、 逻辑图逻辑图I3I2I1I0Y1Y04线2线10 1 2 30 1 2 3YI I I II I I I00 1 2 30 1 2 3YI I I II I I I2.2.键盘输入键盘输入 8421 BCD8421 BCD码编码器功能表码编码器功能表 GS GS为控制使能为控制使能标志。该编码器为标志。该编码器为输入输入低低电平电平有效有效，当当S S0 0S S9 9中有一个中有一个为为0 0时，时，GS=1GS=1, ,代表代表输入为输入为有效输入有效输入，即即GS=1GS=1时，输出时，输出00000000为有效代码，为有效代码，而而GS=0GS=0时，输出时，输出00000000为

26、无效代码。为无效代码。 输输入入1010个个互斥的数码，互斥的数码，输输出出4 4位二进位二进制代码。制代码。898 945674 5 6 723672 3 6 7135791 3 5 7 9ABCDIII IIIIII I I IIIIII I I IIIIIII I I I I 逻辑表达式逻辑表达式 I9 I8 I7I6I5I4 I3I2 I1 I0 A B C D & & & & 逻辑图逻辑图代码输出代码输出使能标志使能标志 编码输入编码输入 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D

27、C B A S3 3.3.优先编码器优先编码器4 4线线-2-2线编码器功能表线编码器功能表31232 3013YI IIYI I II输 入输 出1 0 0 0 0 0 1 0 0 0 1 1 0 1 0 1 1 1I0 I1 I2 I3 Y1 Y0I I3 3 优先级别最高，依次降低，优先级别最高，依次降低， I I0 0 级别最低。级别最低。1 1、8线线3线优先编码器线优先编码器741487414872I0I1A6I5I4II3I0I74148AEIEOGS21AII457I162III03IIEI: 使能输入端使能输入端(低电平有效低电平有效)，EO: 使能输出端使能输出端(高电平有

28、效高电平有效) ，GS: 优先编码工作标志优先编码工作标志(低电平有效低电平有效)。 I0 I7: 信号输入端信号输入端, 电平有效电平有效A2 A1A0: 代码输出端代码输出端 码输出码输出二、集成电路编码器二、集成电路编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设面排斥的特性。设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。功能表功能表 EIEI为输入使能端，为输入使能端， EOEO为输出使能端，为输出使能端， GSGS为优为优先编码工作状

29、态标志。当先编码工作状态标志。当EI=0EI=0时，编码器工作；当时，编码器工作；当EI=1EI=1时，则不论时，则不论8 8个输入个输入端为何种状态，端为何种状态，3 3个输出个输出端均为高电平，端均为高电平， EOEO， GSGS均为高电平，编码器不工均为高电平，编码器不工作，此情况称为输入低电作，此情况称为输入低电平有效。当平有效。当EI=0EI=0时，且至时，且至少有一个输入端有编码请少有一个输入端有编码请求信号时，优先编码工作求信号时，优先编码工作状态标志状态标志GSGS为为0 0，表明编，表明编码器处于工作状态。否则码器处于工作状态。否则为为1 1。输入低电平有输入低电平有效效功能

30、端的作用功能端的作用 优先编码工作标志优先编码工作标志(低电平有效低电平有效)。 输入使能端输入使能端/片选端片选端 (低电平有效低电平有效)，EI=1, 编码器不工作编码器不工作EI=0, 编码器工作编码器工作 输出使能端输出使能端(高电平有效高电平有效) ，EO=0, 编码器工作编码器工作,但但编码要求编码要求GS=0, 编码器正常工作编码器正常工作,且且编码要求编码要求020 1 2 3 4 5 6 71 2 3 4 5 6 71232 3 4 5 6 73 4 5 6 74 5 6 724 5 6 74567223714 54 56135702 4 64 66AEIEI (I I I

31、I I I I II I I I I I I II I I I I I II I I I I II I I I I )AEII I I IAEI IEI IEI IEI IAEI I I IEI I I IEI IEI IAEI I I I IEI I I IEI I IEI I逻辑表达式逻辑表达式0 1 2 3 4 5 6 70 1 2 3 4 5 6 70 1 2 3 4 5 6 7EO EI I II I I I I IEO EI I II I I I I IGS EI EI I II I I I I IEI EO EI EO逻逻辑辑图图8 8线线-3-3线优先编码器（线优先编码器（74

32、14874148）1&111111111&1&1&101234567EIEOGSA0A1A2111 如果要求输入高电平有效，输出为原码，则只要在如果要求输入高电平有效，输出为原码，则只要在图中的每一个输出端和输入端都加上反相器就可以了。图中的每一个输出端和输入端都加上反相器就可以了。例例4.1.14.1.1用两片用两片7414874148组成组成1616位输入、位输入、4 4位二进制码输出的位二进制码输出的优先编码器，逻辑图如图所示试分析其工作原理。优先编码器，逻辑图如图所示试分析其工作原理。（1 1）当当EI=1EI=1时，时， 即即EIEI2 2=1=1， 片（片（）禁止编码，）禁止编码，

33、 E0E02 2=1=1，从而，从而使使EIEI1 1=1=1，片（，片（）禁止编码，）禁止编码， 即即74148 74148 片（片（）、（）、（）均禁止）均禁止编码。片（编码。片（）、片（）、片（） 的的A A2 2A A1 1A A0 0=111=111，GS=GSGS=GS1 1GSGS2 2=1,=1,表示表示DCBA=1111DCBA=1111， 是非编码输出。是非编码输出。（2 2）当当EIEI2 2=0=0时，高位片（时，高位片（）允许编码，但若）允许编码，但若I I1515I I8 8均无均无编码要求，则编码要求，则E0E02 2=0=0，允许低位片（，允许低位片（）编码，此

34、时高位片）编码，此时高位片（）的）的 A A2 2A A1 1A A0 0=111=111，门，门C C、B B、A A都打开，都打开，C C、B B、A A取决于低位取决于低位片片A A2 2A A1 1A A0 0 ，而而D=GSD=GS2 2=1=1，代码在，代码在1111111110001000之间变化之间变化。（3 3）当当EIEI2 2=0=0时，若时，若I I1515I I8 8有编码要求（至少一个为低电平），则有编码要求（至少一个为低电平），则E0E02 2=1=1，从而使，从而使EIEI1 1=1,=1,高位片（高位片（）允许编码）允许编码, ,低位片（低位片（）禁止编）禁止

35、编码，此时码，此时D=GSD=GS2 2=0=0，C C、B B、A A取决于高位片取决于高位片A A2 2A A1 1A A0 0，代码在，代码在0111011100000000之间变化，可见优先级别从之间变化，可见优先级别从I I1515I I0 0依次降低。依次降低。74148（）A0 A1 A2EO1EI174148（）A0 A1 A2EO2EI2 I0 I1 I2 I3 I4 I5 I6 I7I8 I9 I10 I11 I12 I13 I14 I15&A B C D GSEOGSGSGS1GS2EI I0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5

36、I6 I7例：优先编码器例：优先编码器7414774147的功的功能表如下表所示能表如下表所示（黑色部（黑色部分），分），试用试用7414774147和适当的和适当的门构成输出为门构成输出为8421BCD8421BCD码并码并具有编码标志的编码器。具有编码标志的编码器。解：由表知，输出解：由表知，输出DCBADCBA是是8421BCD8421BCD码的反码，因此只码的反码，因此只要在要在7414774147的输出端增加反的输出端增加反相器就可以获得题中所要相器就可以获得题中所要求输出的原码，当输入端求输出的原码，当输入端均为高电平时均为高电平时GSGS为为0 0，而有，而有低电平信号输入时低电

37、平信号输入时GSGS为为1 1。1&74147I1I2I3I4I6I7I8I9I5GSADBC1114.4.2 译码器译码器/数据分配器数据分配器 把代码状态的特定含义翻译出来的过程称为译码，实现把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码操作的电路称为译码器。一、译码器的定义及功能一、译码器的定义及功能 X0X1Xn-1Y0Y1Y2n-1二进制二进制译码器译码器EI使能输入使能输入1. 1. 二进制码译码器二进制码译码器 设二进制译码器的输入端为设二进制译码器的输入端为n个个（即（即n 位代码），则输出端为位代码），则输出端为2n个，且对个，且对应于输入代码

38、的每一种状态，应于输入代码的每一种状态，2n个输出个输出中只有一个为中只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）即只有其中一个输出为有效电）即只有其中一个输出为有效电平，其余输出端则为非有效电平。平，其余输出端则为非有效电平。 二进制译码器可以译出输入变量的全部状态，故又称为二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。变量译码器。也可以说译码器就是把一种代码转换为另一种代码的电路。也可以说译码器就是把一种代码转换为另一种代码的电路。2线线4线译码器线译码器Y0Y1Y2Y3ABEI1)逻辑符逻辑符2) 功能表功能表代码输入端代码输入端代码输出端代码输出端

39、低低电平有效电平有效使能输入端使能输入端低低电平有效电平有效一般而言，若一般而言，若 输入二进制代输入二进制代码码n n位，转换位，转换的输出信号为的输出信号为N N个，个，N N 和和n n 之间满足的关之间满足的关系为系为: : N N2 2n n2-4 译码器由图可写出各输出端的逻辑表达式由图可写出各输出端的逻辑表达式 L L L H H L H H A B H H H H L H H H H L H H H H L H H H H L H L L L L Y0 Y1 Y2 Y3 输 出 EI 输 入输输出出低低电电平平有有效效1EIBAY1Y3Y2Y011&AAEIYBAEIYBAEI

40、YBAEIY3210功能表功能表二、集成电路译码器二、集成电路译码器1.741381.74138集成译码器集成译码器 显然，一个显然，一个3 3线线-8-8线译码器能产生线译码器能产生3 3变量函数的全部最小变量函数的全部最小项，利用这一点能够方便地实现项，利用这一点能够方便地实现3 3变量逻辑函数。变量逻辑函数。G1LHHHHHHHHG2AHLLLLLLLLG2BHLLLLLLLLCLLLLHHHHBLLHHLLHHALHLHLHLHY0HHHLHHHHHHHY1HHHHLHHHHHHY2HHHHHLHHHHHY3HHHHHHLHHHHY4HHHHHHHLHHHY5HHHHHHHHLHHY6

41、HHHHHHHHHLHY7HHHHHHHHHHL输输 出出输输 入入输入输入：3 3位二进制代码；位二进制代码；输出输出：8 8个互斥的信号个互斥的信号G G1 1、G G2A2A、G G2B2B均为使能输入端均为使能输入端ABCGGGYABCGGGYBABA221022108764531216151413121110ABCG2AG2BG1Y7GNDVCCY0Y1Y2Y3Y4Y5Y6974138G2AG2B G1 & & & & & & & & 1 1 1 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与非门组成的阵列：与非门组成

42、的阵列22012211222122312241225122612271YC B AYC B AYC B AYC B AYC B AYC B AYC B AYC B AABABABABABABABABG GGG GGG GGG GGG GGG GGG GGG GG 例例1 1 用一个用一个3 3线线-8-8线译码器实现函数线译码器实现函数FX Y ZXYZXY ZXYZ01234567YC B AYC B AYC B AYC B AYC B AYC B AYC B AYC B A 解：解：当当G G1 1接接5V,G5V,G2A2A和和G G2B2B接地，即接地，即G1=1,GG1=1,G2A2

43、A=G=G2B2B=0=00247FX Y Z XYZ XY Z XYZX Y Z XYZ XY Z XYZX Y Z XYZ XY Z XYZC B A CBA CB A CBAY Y Y Y &ZYXABCY0Y1Y2Y3Y4Y5Y6Y7G1 G2A G2B+5VF74138例例2.2. 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。= m3+m5+m6+m7 =用一片用一片7413874138加一个与非门加一个与非门就可

44、实现该逻辑函数。就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&7653mmmmABCCBACBACBAL74217421mmmmmmmmCABCBABCAF653653mmmmmmCABCBACBACBAG64206420mmmmmmmm例例3: 某组合逻辑电路的真值某组合逻辑电路的真值表如表所示，试用译码器和表如表所示，试用译码器和门电路设计该逻辑电路。门电路设计该逻辑电路。解： 写出各输出的最小项表写出各输出的最小项表达式，再转换成与非形式达式，再转换成与非形式: 用一片用一片74138加三个与非门加三个与非门就可实现该组合逻辑电

45、路。就可实现该组合逻辑电路。 可见，用译码器实现多输出可见，用译码器实现多输出逻辑函数时，优点更明显。逻辑函数时，优点更明显。3121YGYY74138A005Y2AGGY71YY2Y4A6A2BABC100FGL&653653mmmmmmABCCBACBACBAL74217421mmmmmmmmCABCBABCAFCABCBACBACBAG64206420mmmmmmmm二二- -十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二位二进制编码（进制编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；表示；输出的是与输出的是

46、与1010个十进制数字相对应的个十进制数字相对应的1010个信号，个信号，用用Y Y9 9Y Y0 0表示。由于二表示。由于二- -十进制译码器有十进制译码器有4 4根输入线，根输入线，1010根输出线，所以又称为根输出线，所以又称为4 4线线-10-10线译码器。线译码器。2.74422.7442二二- -十进制译码器（十进制译码器（8421BCD8421BCD码译码器）码译码器）把二把二- -十进制代码翻译成十进制代码翻译成1010个十进制数字信个十进制数字信号的电路，称为二号的电路，称为二- -十进制译码器。十进制译码器。功能表功能表74427442二二- -十进制译码器（十进制译码器（

47、8421BCD8421BCD码译码器）码译码器）8764531216151413121110Y0Y1Y2Y3Y4Y5Y6GNDVCCA0A1A2A3Y9Y8Y79744203210132102321033210432105321063210732108321093210 YA A AA YA A AAYA A AA YA A AAYA A AA YA A AAYA A AA YA A AAYA A AA YA A AA A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 1 1 1 1 & & & & & & & & & & 逻逻辑辑表表达达式式逻逻辑辑图图对于

48、对于Y Y0 0输出从逻辑图和功能表都可以得出输出从逻辑图和功能表都可以得出32100YA A A A当当A A3 3A A2 2A A1 1A A0 0=0000=0000时，输出时，输出Y Y0 0=0,=0,其余输出依次类推。其余输出依次类推。abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh3、七（八）段显示译码器、七（八）段显示译码器数数码码显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出

49、来的电字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为路，称为显示译码器显示译码器。七段显示译码器七段显示译码器abcdefg暗0123456781091112131415图 七段数码管 b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极显示译码器功能表显示译码器功能表真值表仅适用于共阴极真值表仅适用于共阴极LEDLED（输出高电平有效）（输出高电平有效）灭灯输入灭灯输入BI/RBO, BI/RBOBI/RBO, BI/RBO是特是特殊控制端，有时为输入，有时为殊控制端，有时为输入，有时为输出。输出。当当BI/RBOBI/RBO作输入使用且作输

50、入使用且BI=0BI=0时时，无论其它输入端是什么，无论其它输入端是什么电平，电平，a ag g均为均为0 0，所以字形熄，所以字形熄灭。灭。（1717行）行）试灯输入试灯输入LT,LT,当当LT=0LT=0时，时，BI/RBOBI/RBO是输出端，且是输出端，且RBO=1RBO=1, ,此此时无论其它输入端是什么状态，时无论其它输入端是什么状态，a ag g均为均为1 1，显示字形，显示字形 。 （1919行）行） 动态灭零输入动态灭零输入RBIRBI，当，当LT=1LT=1，RBI=0RBI=0且输入代码且输入代码DCBA=0000DCBA=0000时，时， a ag g均为均为0 0，与

51、，与BCDBCD码相应的字形码相应的字形熄灭。利用熄灭。利用LT=1LT=1与与RBI=0RBI=0可以实可以实现某一位的消隐。此时现某一位的消隐。此时BI/RBOBI/RBO是是输出端，且输出端，且RBORBO= =0 0 （1818行）行）动态灭零输出动态灭零输出RBORBO，当，当 BI/RBOBI/RBO作为输出端使用时受控于作为输出端使用时受控于LTLT和和RBI.RBI.当当LT=1LT=1且且RBI=0RBI=0，同时输入代码，同时输入代码DCBA=0000,RBO=0 DCBA=0000,RBO=0 （1818行）行）。若若LT=0 LT=0 （1919行）行）或或LT=1LT

52、=1且且RBI=1 RBI=1 （1 1行）行）, ,则则RBO=1RBO=1。RBORBO端用于多端用于多个译码器之间的连接。个译码器之间的连接。 显示字形 十进制或功能 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15消隐脉冲消隐灯测试LTHHHHHHHHHHHHHHHHHLRBIHLD0000000011111111LC0000111100001111LB0011001100110011LA0101010101010101LBI/RBOHHHHHHHHHHHHHHHHLLHaHLHHLHLHHHLLLHLLLLHbHHHHHLLHHHLLHLLLLLHcHHLH

53、HHHHHHLHLLLLLLHdHLHHLHHLHHHHLHHLLLHeHLHLLLHLHLHLLLHLLLHfHLLLHHHLHHLLHHHLLLHgLLHHHHHLHHHHHHHLLLH输 入输 出P141讲图讲图 4.2.8 从功能表可以看出，对从功能表可以看出，对于输入代码于输入代码00000000，译码的，译码的条件是：条件是： LT=1LT=1且且RBI=1RBI=1；而对于其他代码则仅要求而对于其他代码则仅要求LT=1LT=1，这时，译码器各段，这时，译码器各段a ag g 输出的电平是由输出的电平是由BCDBCD码决定的，并且满足显示码决定的，并且满足显示字形的要求。字形的要求

54、。三、三、 数据分配器数据分配器 数据分配器是将一个信号源数据分配器是将一个信号源来的数据，根据需要送到多个不来的数据，根据需要送到多个不同的通道上去同的通道上去, ,实现数据分配功实现数据分配功能的逻辑电路称为数据分配器。能的逻辑电路称为数据分配器。数据输入数据输入D Y0Y2Y2n-1n n位通道选择信号位通道选择信号输 入输 出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D功能表功能表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据013012011010 ADAYADAYAADYAADY由地址码决定由地址码决定将输

55、入数据将输入数据送给哪路输出。送给哪路输出。逻辑图逻辑图11DA1 A0Y0 Y1 Y2 Y3&013012011010 ADAYADAYAADYAADYG2BLLLLLLLLLY0HDHHHHHHHY2HHHDHHHHHY4HHHHHDHHHY7HHHHHHHHDCLLLLHHHHG2ADDDDDDDDBLLHHLLHHG1LHHHHHHHHALHLHLHLHY1HHDHHHHHHY3HHHHDHHHHY5HHHHHHDHHY6HHHHHHHDH输输 入入输输 出出 如图，将如图，将G G2B2B=0,=0,G G1 1作为使能端作为使能端(EN)(EN),C,C、B B、A A作为地址输作

56、为地址输入，入，G G2A2A作为数据输入。当作为数据输入。当G G1 1=1=1，CBA=010,YCBA=010,Y2 2由功能表可得由功能表可得其它输出均为其它输出均为1 1。7413874138（3 3线线8 8线）译码器作为数据分配器时的功能表线）译码器作为数据分配器时的功能表ENA B C74138G2AD数据输入数据输入地址输入地址输入DG2B G1ABAGABCGGGY22212)(01234567YC B AYC B AYC B AYC B AYC B AYC B AYC B AYC B A4.4.3数据选择器数据选择器一、数据选择器是指经过选数据选择器是指经过选择，把多个通

57、道上的数据传择，把多个通道上的数据传送到唯一的公共通道上去。送到唯一的公共通道上去。输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3013012011010AADAADAADAADY功能表功能表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从由地址码决定从四路输入中选择四路输入中选择哪一路输出。哪一路输出。数据输出数据输出I0I2I2n-1n n位通道选择信号位通道选择信号数据输入数据输入逻辑图逻辑图1111D0 D1 D2 D3A1A0&1Y四选一数据选择器四选一数据选择器二、集成电路数据选择器二、集成电路数据选择器1

58、.74LS1511.74LS151集成电路数据选择器的功能表集成电路数据选择器的功能表YLD0D1D2D3D4D5D6D7WHD0D1D2D3D4D5D6D7 GHLLLLLLLLCLLLLHHHHBLLHHLLHHALHLHLHLH输输 入入使能端使能端选择地址码选择地址码输输 出出D D0 0D D7 7 8 8个数据源个数据源同相输出同相输出Y Y和反相输出和反相输出W W 3 3个地址输入端个地址输入端8764531216151413121110D3D2D1D0YWGGNDVCCD4D5D6D7ABC974LS151输入使能输入使能G G为为低低电平有效电平有效 式中式中m mi i为

59、为C C、B B、A A最小项。例如最小项。例如CBA=010CBA=010时，根据最小项的性质，时，根据最小项的性质，只有只有m m2 2为为1 1，其余各项为其余各项为0 0，故，故Y=DY=D2 2, ,即只有即只有D D2 2传送到输出端。传送到输出端。0011223344Y = m DmDm Dm Dm D7556677iii=0m Dm Dm Dm D将两片将两片74LS15174LS151连接成一个连接成一个两位两位8 8选选1 1数据选择器数据选择器D0D1D2D3D4D5D6D7D00D01D02D03D04D05D06D07YWY0Y074LS151GCBAD10D11D1

60、2D13D14D15D16D17YWY1Y174LS151ENCBAGCBAD0D1D2D3D4D5D6D7将两片将两片74LS15174LS151连接成一个连接成一个1616选选1 1数据选择器数据选择器YW74LS151YW74LS15111&YYDCBAD00D01D02D03D04D05D06D07D08D09D10D11D12D13D14D15GCBAGCBAD0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D72. 数据选择器的应用数据选择器的应用逻辑函数产生器逻辑函数产生器 对于对于74LS151,74LS151,当使能端当使能端G=0G=0（低电平有效）时，（低电平有