第六章 逻辑门电路

1、第第 6 6 章章 逻辑门电路逻辑门电路1、门电路：、门电路：实现基本逻辑和常用逻辑运算的电子电路，称为实现基本逻辑和常用逻辑运算的电子电路，称为逻辑门电路，简称门电路。逻辑门电路，简称门电路。2、高、低电平、高、低电平表示两个不同的电压范围，代表两种状态。表示两个不同的电压范围，代表两种状态。例如：把例如：把2.4V5V电压范围称为高电平电压范围称为高电平 把把00.8V电压范围称为低电平电压范围称为低电平第第 6 6 章章 逻辑门电路逻辑门电路3、分立元件门电路和集成门电路、分立元件门电路和集成门电路 按集成度分类按集成度分类（1）小规模）小规模ICSSI（含（含1 10门）门）（2）中规

2、模）中规模ICMSI（含（含10 100门）门）（3）大规模）大规模ICLSI（含（含100 1000门）门）（4）超大规模）超大规模ICVLSI（含（含1000门以上门以上）第第 6 6 章章 逻辑门电路逻辑门电路6.2 分立元件门电路分立元件门电路6.2.1 二极管与门二极管与门1. 电路结构和逻辑符号电路结构和逻辑符号2. 工作原理与功能描述工作原理与功能描述（1）功能表）功能表A BF0 00 11 01 10001A(V) B(V)F(V)0.3 0.31.00.3 3.01.03.0 0.31.03.0 3.03.7（3）表达式）表达式 F=AB（4）工作波形（时序图）工作波形（时

3、序图）ABFRFVCC +5VABD1D20.3V3.0V&ABF第第 6 6 章章 逻辑门电路逻辑门电路6.2.1 二极管或门二极管或门1. 电路结构和逻辑符号电路结构和逻辑符号2. 功能功能（1）功能表）功能表A BF0 00 11 01 10111A(V) B(V)F(V)0.3 0.3-0.40.3 3.02.33.0 0.32.33.0 3.02.3（3）表达式）表达式 F=A+B（4）工作波形（时序图）工作波形（时序图）ABFRFVBB -5VABD1D20.3V3.0V 1ABF第第 6 6 章章 逻辑门电路逻辑门电路6.2.2 三极管非门（反相器）三极管非门（反相器）1. 电路

4、结构和逻辑符号电路结构和逻辑符号2. 功能功能（1）功能表）功能表AF0110（2）真值表）真值表A(V)F(V)0.333.00.3（3）表达式）表达式 F=A（4）工作波形（时序图）工作波形（时序图）AFVIVOR1RCBCETVCC +12VR2-VBB 0.3V3.0VAFVCL3VDCL 1AF第第 6 6 章章 逻辑门电路逻辑门电路SgdRdYuIVDDA1YAMos场效应管非门：场效应管非门：电阻负载，电阻负载，N沟道增强沟道增强型型mosFET管。管。AY0110A(V) Y(V)010100功能表功能表真值表真值表第第 6 6 章章 逻辑门电路逻辑门电路复合逻辑门复合逻辑门与

5、非门、或非门与非门、或非门1. 与非门与非门 电路结构如下图：电路结构如下图：A BF0 00 11 01 11110真值表：真值表： 表达式表达式 F=A B 工作波形（时序图）工作波形（时序图）ABFVOR1RCBCETVCC +12VR2-VBB FVCL3VDCLRAB第第 6 6 章章 逻辑门电路逻辑门电路2. 或非门或非门 电路结构如下图：电路结构如下图：A BF0 00 11 01 11000真值表：真值表： 表达式表达式 F=A+B 工作波形（时序图）工作波形（时序图）ABF-VBB VOR1RCBCETVCC +12VR2FVCL3VDCLRAB第第 6 6 章章 逻辑门电路

6、逻辑门电路6.3 CMOS集成逻辑门电路集成逻辑门电路6.3.1 CMOS反相器反相器 互补互补MOS（Complementary MOS），按照互补对称形式连接），按照互补对称形式连接1. 1. 电路结构电路结构 驱动管驱动管TNNMOS，UTN=2V负载管负载管TPPMOS，UTP=-2VTN0V10VVDDD2VOViTPG1G2S1D1S210VVSS+VDDuOuITPD1C2C1RSTND2D3uG2kD1D2D3钳位二极管，RsC1C2相当于低通滤波器，衰减干扰电压，提高可靠性。输入端保护电路输入端保护电路第第 6 6 章章 逻辑门电路逻辑门电路GS1GSV+-DT1GSD+-2

7、GSVT2GSDT2 当当vGS2VTP ，( 即即A=0, VA=VIL=0), 当当vGS1VTN， (即即A=1, VA=VIH=VDD), 当：当：A=1T1导通导通T2截止截止F=0当：当：A=0T2导通导通T1截止截止F=1AF P 沟道沟道MOSGSDNPPN 沟道沟道MOSGSDPNNvGS1vGS2VDD =+5VFA1FAAF压控压控开关开关压控压控开关开关VVVVVVVVTPDDDDDDAGS2502VVVVVVVVTNDDDDAGS2501地形成形成P沟道，沟道， T2 导通导通 F = 1; T1截止。截止。形成形成N沟道，沟道，T1导通导通 F = 0 ;T2截止。

8、截止。GDST1AVDD =+5VFVDD =+5VAF第第 6 6 章章 逻辑门电路逻辑门电路(1) 电压传输特性：电压传输特性：)(IOufu AB 段：段：uI VTN ，CD 段：段：TN、TP 均导通。均导通。 (max)DDOiiu, THUuI = VDD /2第第 6 6 章章 逻辑门电路逻辑门电路(2) 电流传输特性：电流传输特性：)(IDufi A BCDEF0iD / mAuI / VUTH电压传输特性电压传输特性AB、EF 段段: TN、TP总有一个为截止状态，故总有一个为截止状态，故 iD 0 。CD 段：段： TN、Tp 均导通，流过两管的漏极电流达到最大。均导通，

9、流过两管的漏极电流达到最大。电流最大值电流最大值 iD = iD（max)iD+VDD+5VG1D1S1uIuOTNTPD2S2G2+ +- -uGSN+ +- - uGSP0V+5VABCDEFUTNVDDUTHUTPUNLUNH0uO /VuI /V转折电压转折电压2DDV（VDD = 3 18 V）阈值电压：阈值电压： UTH = 0.5 VDD2DDV 电流传输特性电流传输特性第第 6 6 章章 逻辑门电路逻辑门电路即噪声容限是指即噪声容限是指uO为规定值时，允许为规定值时，允许uI波动的最大范围。波动的最大范围。VNL： 输入为低电平时的噪声容限。输入为低电平时的噪声容限。VNH：

10、输入为高电平时的噪声容限。输入为高电平时的噪声容限。4. 输入端噪声容限输入端噪声容限 实际应用中，由于外界干扰、电源波动等原因，可能实际应用中，由于外界干扰、电源波动等原因，可能使输入电平使输入电平V VI I偏离规定值。为了保证电路可靠工作，应对干偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。扰的幅度有一定限制，称为噪声容限。 第第 6 6 章章 逻辑门电路逻辑门电路1 1输出输出0 0输出输出1 1输入输入0 0输入输入U UOH,minOH,minU UIH,minIH,minU UNHNHU UIL,maxIL,maxU UOL,maxOL,maxU UN

11、LNL11u uI Iu uO O输入低电平噪声容限：输入低电平噪声容限：UNL=UIL,maxUOL,max输入高电平噪声容限：输入高电平噪声容限：UNH=UOH,minUIH,min74LS74LS系列门电路前后级系列门电路前后级联时的输入噪声容限为：联时的输入噪声容限为：UNL=0.8V0.5V=0.3VUNH=2.7V2.0V=0.7V5V2.7V0.5V0V5V2V0.8V0VABCDEFUTNVDDUTHUTPUNLUNH0uO /VuI /V转折电压转折电压2DDV第第 6 6 章章 逻辑门电路逻辑门电路TPTN5. 输出输出伏安伏安特性特性)(OOufi CMOS反相器的反相器

12、的低电平输出特性低电平输出特性uO= VOL时时CMOS反相器的工作状态反相器的工作状态 低电平输出特性低电平输出特性 高电平输出特性高电平输出特性uO= VOH时时CMOS反相器的工作状态反相器的工作状态CMOS反相器的反相器的高电平输出特性高电平输出特性uO= VOLuO= VOH灌灌电电流流拉拉电电流流第第 6 6 章章 逻辑门电路逻辑门电路6. CMOS反相器动态特性反相器动态特性1. CMOS反相器传输延迟时间反相器传输延迟时间2. VDD 和和CL对对传输延迟时间的影响传输延迟时间的影响第第 6 6 章章 逻辑门电路逻辑门电路第第 6 6 章章 逻辑门电路逻辑门电路 6.3.2 C

13、MOS与非门与非门BY+VDDATP1TN1TN2TP2两两P沟道增强型沟道增强型MOS管管TP2 与与 TP1 并联并联两两N沟道增强型沟道增强型MOS管管TN1 与与 TN2 串联串联当当 A、B 都是高电平时都是高电平时,TN1 与与 TN2 同时导通，同时导通，TP2 与与 TP1 同时截止；同时截止；输出输出 Y 为低电平。为低电平。当当A、B中有一个是低电平时，中有一个是低电平时，TN1与与TN2中有一个截止，中有一个截止，TP2与与TP1中中有一个导通有一个导通, 输出输出Y 为高电平。为高电平。BAY第第 6 6 章章 逻辑门电路逻辑门电路BY+VDDATN1TP2TN2TP1

14、 6.3.2 CMOS或非门或非门BAY只要只要 A、B 中有一个是高电平，中有一个是高电平，TN1 与与 TN2 中就有一个导通，中就有一个导通，TP1 与与 TP2 中就有一个截止，输出中就有一个截止，输出 Y 为为低电平。低电平。当当A、B都是低电平时，都是低电平时，TN1 与与 TN2 同时截止，同时截止，TP1 与与 TP2 同时导同时导通；输出通；输出 Y 为高电平。为高电平。两两P沟道增强型沟道增强型MOS管管TP2 与与 TP1 串联串联两两N沟道增强型沟道增强型MOS管管TN1 与与 TN2 并联并联第第 6 6 章章 逻辑门电路逻辑门电路与非门与非门缓冲器缓冲器或非门或非门

15、 输入、输出端加缓冲级后，输入、输出端加缓冲级后，电路的逻辑功能也会发生变电路的逻辑功能也会发生变化。化。3.带缓冲级的带缓冲级的CMOS与非与非门电路门电路VDDYAB1111ABYABBABAY 第第 6 6 章章 逻辑门电路逻辑门电路VDDAFT1T3T4T2BVDDYAB& &111ABYBABABAY3.带缓冲级的带缓冲级的CMOS或非或非门电路门电路或非门缓冲器与非门第第 6 6 章章 逻辑门电路逻辑门电路第第 6 6 章章 逻辑门电路逻辑门电路第第 6 6 章章 逻辑门电路逻辑门电路6.3.56.3.5、CMOSCMOS传输门和双向模拟开关传输门和双向模拟开关 uI/uo uo/

16、uI VDD C TN TP C TG uI/uo uo/uI C C C0、 ，TN和和TP截止，输入和输出之间截止，输入和输出之间断开，断开，阻值阻值在在109。C1、 ，TN和和TP导通，相当于导通，相当于开关接通开关接通，uoui。导通电阻只有几百导通电阻只有几百。1 C0 C由于由于T TP P、T TN N管的结构形式是对称的，即漏极和源极可互易管的结构形式是对称的，即漏极和源极可互易使用，因而使用，因而CMOSCMOS传输门属于双向器件，它的输入端和输出传输门属于双向器件，它的输入端和输出端也可互易使用端也可互易使用。第第 6 6 章章 逻辑门电路逻辑门电路6.3.6 CMOS6

17、.3.6 CMOS三态门三态门 A EN TP2 TP1 Y TN1 TN2 A EN 1 1 EN Y +VDD (a) CMOS三态门电路 (b) 逻辑符号 电路的输出有电路的输出有高阻态、高电平和低电平高阻态、高电平和低电平3 3种状态，所以称为三态门。种状态，所以称为三态门。1.CMOS1.CMOS三态门之一三态门之一 时，时，TP2、TN2均均截止，截止，Y与地和电源都断开与地和电源都断开了，输出端呈现为高阻态。了，输出端呈现为高阻态。 时，时，TP2、TN2均导均导通，通，TP1、TN1构成反相器。构成反相器。1 EN0 ENAY 第第 6 6 章章 逻辑门电路逻辑门电路 时，时，

18、TG截止，输出端呈现高阻态。截止，输出端呈现高阻态。 时，时，TG导通，导通， 。1 EN0 ENAY 2. CMOS2. CMOS三态门之二三态门之二第第 6 6 章章 逻辑门电路逻辑门电路3.三态门的用途三态门的用途 组成双向总线，组成双向总线， 实现信号的分时双向传送。实现信号的分时双向传送。 组成单向总线，组成单向总线， 实现信号的分时单向传送。实现信号的分时单向传送。三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。第第 6 6 章章 逻辑门电路逻辑门电路G1总线ABE1ENY1EN1AE1ENB1EN1 1ENE1 A1 1ENE2 A2 1ENEn

19、An(a) 多路开关(b) 双向传输(c) 单向总线G1G2G1G2G2Gn作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个三态门处于工作状态，而其余三态门均处于高阻状态，这样总线就会轮流接受各三态门的输出。第第 6 6 章章 逻辑门电路逻辑门电路(OD门门)漏极漏极悬空悬空二、二、 漏极开路的门电路漏极开路的门电路Open DrainYAB&CYDOD门门将与非门输出端将与非门输出端TP1、TP2管去掉，管去掉，

20、 令令TN1的的漏极开路。漏极开路。 使用时，必须外接上拉电阻使用时，必须外接上拉电阻RL 与与 +VDD相连。相连。 OD门主要用于实现门主要用于实现线与线与功能。功能。“1”F与非门的输出端与非门的输出端不能并联在一起不能并联在一起!输出逻辑输出逻辑混乱！混乱！拉拉(灌灌)电流电流过大过大!RL&AFBRC+5VY1Y2线与线与&AYB漏极开路漏极开路 “与非与非”门门电路结构与功能分析电路结构与功能分析 真值表真值表A B F0 0 10 1 11 0 11 1 0openopenopenTP2TP1YuA+5VSSTN1TN2ABuBuYYuA+5VSSTN1TN2ABuBuYTP2T

21、P1“1”“1”“0”漏极漏极悬空悬空CDABCDABF第第 6 6 章章 逻辑门电路逻辑门电路 TTL集成电路的输入端和输出端都是由晶体三极管构成的集成电路的输入端和输出端都是由晶体三极管构成的电路，称为晶体管电路，称为晶体管-晶体管逻辑，简称晶体管逻辑，简称TTL（Transistor-Transistor Logic） 6.4 TTL集成逻辑门电路集成逻辑门电路 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130 W W +Vcc R2 1.6K W W Y D1 D2 输入级输入级中间级中间级输出级输出级TTLTTL非门典型电路非门典型电路6.4.1 TTL6

22、.4.1 TTL反相器反相器AY0110AY 第第 6 6 章章 逻辑门电路逻辑门电路 b 多发射极等效电路多发射极等效电路 c e2 e1 TTLTTL与非门典型电路与非门典型电路区别：区别：T T1 1改为改为多发射极三极管多发射极三极管。ABY 6.4.2 TTL与非门与非门第第 6 6 章章 逻辑门电路逻辑门电路TTL四与非门集成电路：四与非门集成电路： 74LS00第第 6 6 章章 逻辑门电路逻辑门电路TTLTTL或非门典型电路或非门典型电路6.4.3 TTL6.4.3 TTL或非门或非门BAY 第第 6 6 章章 逻辑门电路逻辑门电路第第 6 6 章章 逻辑门电路逻辑门电路OC

23、与非门的电路结构AB+VCCYR YABCD&OC 门线与图+VCCR Y1 Y2 T1 T2 T3 uB16.4.6 TTL集电极开路门（集电极开路门（OC门）门）电路输出级三极管的集电极开路，简称电路输出级三极管的集电极开路，简称OC门门OC门须外接负载电阻门须外接负载电阻RC和电源连接，才能正常和电源连接，才能正常工作，主要为了实现工作，主要为了实现“线与线与”功能。功能。第第 6 6 章章 逻辑门电路逻辑门电路6.4.7 6.4.7 三态输出门三态输出门(TSL(TSL门门) )YABR1T1+5VR4R2T2R3T3T4D1EN1PQ三态输出与非门三态输出与非门 &ENENABY第第

24、 6 6 章章 逻辑门电路逻辑门电路v574LS系列系列为低功耗肖特基为低功耗肖特基系列。系列。v674AS系列系列为先进肖特基为先进肖特基系列，系列，v 它是它是74S系列的后继产品。系列的后继产品。v774ALS系列系列为先进低为先进低v 功耗肖特基系列，是功耗肖特基系列，是74LS系列系列的后继产品。的后继产品。 TTL集成逻辑门电路系列简介集成逻辑门电路系列简介1 17474系列系列为为TTL集成电路的早期产品，属中速集成电路的早期产品，属中速TTL器件。器件。2 27474L系列系列为低功耗为低功耗TTL系列，又称系列，又称LTTL系列。系列。3 37474H系列系列为高速为高速TT

25、L系列。系列。4 47474S系列系列为肖特基为肖特基TTL系列，进一步提高了速度。如图示。系列，进一步提高了速度。如图示。iDibiSBD(a)(b)第第 6 6 章章 逻辑门电路逻辑门电路利用半导体器件的开关特性，可以构成与门、利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、面都别具特色的三态门、OCOC门、门、ODOD门和传输门。门和传输门。TTLTTL电路的优点是开关速度较高，抗干扰能力电路

26、的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。较强，带负载的能力也比较强，缺点是功耗较大。CMOSCMOS电路具有制造工艺简单、功耗小、输入阻电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，点是工作速度稍低，但随着集成工艺的不断改进，CMOSCMOS电路的工作速度已有了大幅度的提高。电路的工作速度已有了大幅度的提高。小小 结结第第 6 6 章章 逻辑门电路逻辑门电路输入端的负载特性之一输入端的负载特性之一1、对于TTL逻辑门电路来说，输入端悬空等效于接逻辑高电平。2、若某输入端通过电阻接地，一般当阻值低于1K时，相当于该输入端接低电平，当阻值高于10K时，相当于该输入端接高电平。Y1AB1CD&100KY2AB&ABDCBAY011ABBAY12Y3100AB1第第 6 6 章章 逻辑门电路逻辑门电路输入端的负