白中英 第五版 计算机组成原理第3章.

1、计算机组成原理计算机组成原理1 3.1 3.1 存储器概述存储器概述 3.2 SRAM3.2 SRAM存储器存储器 3.3 DRAM3.3 DRAM存储器存储器 3.4 3.4 只读存储器只读存储器( (ROM)ROM)和闪速存储器和闪速存储器 3.5 3.5 并行存储器并行存储器 3.6 Cache3.6 Cache存储器存储器第第3 3章章 存储器存储器 计算机组成原理计算机组成原理23.1 存储器概述 3.1.1 3.1.1 存储器分类存储器分类 3.1.2 3.1.2 存储器的分级结构存储器的分级结构 3.1.3 3.1.3 存储器的技术指标存储器的技术指标 计算机组成原理计算机组成原

2、理3l半导体存储器半导体存储器 主要由晶体管构成主要由晶体管构成 速度高，集成度高速度高，集成度高 半导体半导体RAMRAM存储的信息易失存储的信息易失 做主存、高速缓存做主存、高速缓存l磁表面存储器磁表面存储器 容量大，价格低，存取速度慢。容量大，价格低，存取速度慢。 多用做辅助存储器。多用做辅助存储器。 磁盘、磁带磁盘、磁带3.1.1存储器分类-按存储介质分计算机组成原理计算机组成原理43.1.1存储器分类-按存取方式分 l随机存储器随机存储器（Random Access Memory,RAMRandom Access Memory,RAM）l顺序存储器顺序存储器 （SequentialS

3、equential Access Memory,SAMAccess Memory,SAM）任何存储单元的内容都能被随任何存储单元的内容都能被随机存取，且存取时间和存储单机存取，且存取时间和存储单元的物理位置无关元的物理位置无关只能按某种顺序来存取，存取只能按某种顺序来存取，存取时间和存储单元的物理位置有时间和存储单元的物理位置有关关半导体存储器半导体存储器磁带磁带计算机组成原理计算机组成原理53.1.1存储器分类-按存储内容可变性分 l只读存储器只读存储器ROMROMl随机读写存储器随机读写存储器RAMRAM 存储的内容固定不变，即存储的内容固定不变，即只能读出，不能写入。只能读出，不能写入。

4、既能读出，又能写入既能读出，又能写入计算机组成原理计算机组成原理63.1.1存储器分类-按信息易失性分l易失性存储器易失性存储器l非易失性存储器非易失性存储器磁表面存储器磁表面存储器断电后信息消失断电后信息消失断电后仍能保存信息断电后仍能保存信息RAM计算机组成原理计算机组成原理7（1 1）主存（内存）主存（内存）主要存放主要存放CPUCPU当前使用的程序和数据当前使用的程序和数据 （2 2）辅存（外存）辅存（外存）存放大量的应用程序和数据存放大量的应用程序和数据 （3 3）高速缓存）高速缓存(cache)(cache)存放存放CPUCPU当前一小段时间内多次使用的程序和数据当前一小段时间内多

5、次使用的程序和数据 3.1.1存储器分类-按系统中的作用分速度快速度快容量有限容量有限速度慢速度慢容量大容量大速度很快速度很快容量小容量小计算机组成原理计算机组成原理83.1.2 存储器的分级结构 高速缓冲存储器：高速小容量半导高速缓冲存储器：高速小容量半导体存储器体存储器存放计算机运行期间的大量程序和数据存放计算机运行期间的大量程序和数据内存：内存：CPUCPU可直接访问可直接访问的存储器的存储器外存：大容量辅助存储器。外存：大容量辅助存储器。用来存放系统程序和大型数用来存放系统程序和大型数据文件及数据库。据文件及数据库。计算机组成原理计算机组成原理9CPUCache内内 存存外外 存存计算

6、机存储器关系图计算机组成原理计算机组成原理10l基本概念：基本概念：存储单元存储单元- -存储单位：存储单位：存储一位二进制信息，是计算机存储信息的最小存储一位二进制信息，是计算机存储信息的最小单位。单位。b b(bit(bit) )8 8位二进制数称为一个字节。位二进制数称为一个字节。B B(Byte(Byte) ) 由许多的存储单元组成一个由许多的存储单元组成一个存储体存储体。3.1.3 主存储器的技术指标（技术参数）计算机组成原理计算机组成原理11 存储单元地址：存储单元地址：存储单元的编号，识别存储单存储单元的编号，识别存储单元，从零开始。存储单元是计算机访问存储器元，从零开始。存储单

7、元是计算机访问存储器的最小单位。的最小单位。 按字节编址：按字节编址：一个存储单元存放一个字节。一个存储单元存放一个字节。按字编址：按字编址：一个存储单元存放一个字。一个存储单元存放一个字。 例如一个例如一个1616位二进制字存储单元可以存放两个字节。位二进制字存储单元可以存放两个字节。 基本概念计算机组成原理计算机组成原理123.1.3 主存储器的技术指标1、存储容量、存储容量 指一个存储器所能容纳的二进制信息的总量。指一个存储器所能容纳的二进制信息的总量。以以比特比特表示容量。（表示容量。（bit）以以字节数字节数表示容量。（表示容量。（Byte） 如：某计算机存储器的容量为如：某计算机存

8、储器的容量为 16K 16。表示它有表示它有16K个字，每个字的字长为个字，每个字的字长为16位。位。 若用字节数表示，则可记为若用字节数表示，则可记为32K字节字节（32KB）其它常用单位：其它常用单位：1KB=210B 1MB=220B 1GB=230B 1TB=240B 计算机组成原理计算机组成原理133.1.3 主存储器的技术指标2、存取时间、存取时间启动读操作到完成该操作所经历的时间。启动读操作到完成该操作所经历的时间。3、存储周期、存储周期连续启动两次读操作所需间隔的最小时间。连续启动两次读操作所需间隔的最小时间。通常存储通常存储周期大于存取时间。周期大于存取时间。4、存储器带宽、

9、存储器带宽单位时间里存储器所存取的信息量。单位时间里存储器所存取的信息量。计算机组成原理计算机组成原理143.1.3 主存储器的技术指标指标指标含义含义表现表现单位单位存储容量存储容量在一个存储器中可以容在一个存储器中可以容纳的二进制信息的总量纳的二进制信息的总量存储空间的大小存储空间的大小比特数，字节比特数，字节数数存取时间存取时间启动读操作到完成一次存启动读操作到完成一次存储器操作所经历的时间储器操作所经历的时间主存的速度主存的速度存储周期存储周期连续启动两次操作所需连续启动两次操作所需间隔的最小时间间隔的最小时间主存的速度主存的速度存储器带宽存储器带宽单位时间里存储器所存单位时间里存储器

10、所存取的信息量取的信息量数据传输速率技数据传输速率技术指标术指标 位位/秒，字节秒，字节/秒秒计算机组成原理计算机组成原理15存储器参数实例：现代 DDR3 1033 PC3-10600S 2G计算机组成原理计算机组成原理16存储矩阵存储矩阵 地址译码器地址译码器地址输入地址输入存储器的基本结构数据输入输出数据输入输出控制信号输入控制信号输入输入输出控制电路输入输出控制电路地址译码器地址译码器存储矩阵存储矩阵输入输出控制输入输出控制电路电路计算机组成原理计算机组成原理17存储器存储器 RAM (Random-Access Memory) ROM(Read-Only Memory)RAM(随机存

11、取存储器随机存取存储器): 在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存存储的数据必须有电源供应才能保存, 一旦掉电一旦掉电, 数据全部丢失。数据全部丢失。ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定固定ROM可编程可编程ROMSRAM(Static RAM)：静态：静态RAMDRAM (Dynamic RAM)：动态动态RAM3.2 SRAM存储器按存按存储内储内容可容

12、可变性变性计算机组成原理计算机组成原理183.2 SRAM存储器 l 3.2.1 基本的静态存储元阵列基本的静态存储元阵列l 3.2.2 基本的基本的SRAM逻辑结构逻辑结构l 3.2.3 存储器的读写周期存储器的读写周期 l目前广泛使用的半导体存储器。目前广泛使用的半导体存储器。l优点：存取速度快，存储体积小，可靠性高，价格高；优点：存取速度快，存储体积小，可靠性高，价格高；l缺点：容量小，断电后不能保存信息。缺点：容量小，断电后不能保存信息。计算机组成原理计算机组成原理193.2.1 基本的静态存储元阵列play锁存器作锁存器作为存储元为存储元计算机组成原理计算机组成原理203.2.2 基

13、本的SRAM逻辑结构 SRAM SRAM芯片大多采用双译码方式，以便组织更大的存储容量。芯片大多采用双译码方式，以便组织更大的存储容量。将地址分成将地址分成x x向、向、y y向两部分，第一级进行向两部分，第一级进行x x向向( (行译码行译码) )和和y y向向( (列译码列译码),),然后在存储阵列中完然后在存储阵列中完成第二级的交叉译码。成第二级的交叉译码。 读与写读与写的互锁的互锁逻辑逻辑play计算机组成原理计算机组成原理213.2.3 SRAM存储器的读写周期计算机组成原理计算机组成原理223.2.3 SRAM存储器的读写周期【例【例1】 下图是下图是SRAM的写入时序图。其中的写

14、入时序图。其中R/W是读是读/写命令控制线，写命令控制线，当当R/W线为低电平时线为低电平时,存储器按给定地址把数据线上的数据写入存储存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。器。请指出下图写入时序中的错误，并画出正确的写入时序图。地址地址数据数据CSR/W计算机组成原理计算机组成原理24练习题：l课本课本P P101101，习题，习题1 1计算机组成原理计算机组成原理253.3 DRAM存储器 l 3.3.1 DRAM存储位元的记忆原理存储位元的记忆原理l 3.3.2 DRAM芯片的逻辑结构芯片的逻辑结构l 3.3.3 读读/写周期写周期

15、l 3.3.4 存储器容量的扩充存储器容量的扩充l 3.3.5 高级的高级的DRAM结构结构l 3.3.6 DRAM主存读主存读/写的正确性校验写的正确性校验计算机组成原理计算机组成原理263.3.1 DRAM存储位元的记忆原理lDRAMDRAM的存储元是由一个的存储元是由一个MOSMOS晶体管和电容器组成的记忆电路。晶体管和电容器组成的记忆电路。 play计算机组成原理计算机组成原理303.3.2 DRAM芯片的逻辑结构play计算机组成原理计算机组成原理313.3.2 DRAM芯片的逻辑结构DRAM与与SRAM不同的是：不同的是： （1 1）增加了行地址锁存器和列地址锁存器。）增加了行地址

16、锁存器和列地址锁存器。 行地址由行选通信号行地址由行选通信号/RAS打入到行地址锁存器；打入到行地址锁存器；列地址由列选通信号列地址由列选通信号/CAS打入到列地址锁存器。打入到列地址锁存器。（2 2）增加了刷新计数器和相应的控制电路。）增加了刷新计数器和相应的控制电路。 DRAM读出后必须刷新，而未读写的存储元也要读出后必须刷新，而未读写的存储元也要定期刷新，而且要按行刷新，所以刷新计数器的长度定期刷新，而且要按行刷新，所以刷新计数器的长度等于行地址锁存器。等于行地址锁存器。计算机组成原理计算机组成原理323.3.3 读/写周期、刷新周期 l读周期、写周期的定义是从行选通信号读周期、写周期的

17、定义是从行选通信号RASRAS下降沿开始，到下下降沿开始，到下一个一个RASRAS信号的下降沿为止的时间，也就是连续两个读周期的信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。时间间隔。 计算机组成原理计算机组成原理332、刷新周期 l刷新周期：刷新周期：DRAM存储位元是基于电容器上的电荷量存储，存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。以保持它们原来记忆的正确信息。 l刷新操作有两种刷新方式：刷新操作有两种刷新方式： 集中式刷新集中式刷新:DRAM:DRA

18、M的所有行在每一个刷新周期中都被刷新。的所有行在每一个刷新周期中都被刷新。 例如刷新周期为例如刷新周期为8ms的内存，将的内存，将8ms时间分为两部分：前一段时间分为两部分：前一段时间进行正常的读时间进行正常的读/写操作，后一段时间（写操作，后一段时间（8ms至正常读至正常读/写周写周期时间）做为集中刷新操作时间。期时间）做为集中刷新操作时间。 分散式刷新分散式刷新: :每一行的刷新插入到正常的读每一行的刷新插入到正常的读/ /写周期之中。写周期之中。 假设假设DRAM有有1024行，如果刷新周期为行，如果刷新周期为8ms，则每一行必须，则每一行必须每隔每隔8ms1024=7.8us进行一次。

19、进行一次。计算机组成原理计算机组成原理34存储器与CPU连接l存储器与存储器与CPUCPU之间，要完成之间，要完成: : 地址线的连接；地址线的连接； 数据线的连接；数据线的连接； 控制线的连接。控制线的连接。l存储器芯片结构：存储器芯片结构： 芯片的存储容量芯片的存储容量2 2M MN N存储单元数存储单元数每个存储单元的数据位数每个存储单元的数据位数 M M芯片芯片地址线地址线的个数；的个数；N N数据线数据线的个数的个数l存储器芯片的容量是有限的存储器芯片的容量是有限的, ,为了满足实际存储器的容量要求，为了满足实际存储器的容量要求，需要对存储器进行扩展。需要对存储器进行扩展。 位扩展法

20、位扩展法 字扩展法字扩展法 字位同时扩展法字位同时扩展法计算机组成原理计算机组成原理353.3.4 存储器容量的扩充 l 位扩展法位扩展法当芯片的单元数满足存储器单元数的要求，但单元中的当芯片的单元数满足存储器单元数的要求，但单元中的位数不满足要求时，需要进行位数不满足要求时，需要进行位扩展位扩展。l 字扩展法字扩展法当芯片单元中的的位数满足存储器位数的要求，但单元当芯片单元中的的位数满足存储器位数的要求，但单元数不满足存储器单元数要求时，需进行数不满足存储器单元数要求时，需进行字扩展字扩展。l 字位同时扩展法字位同时扩展法当芯片的单元数和单元的数据位均不满足存储器的要求当芯片的单元数和单元的

21、数据位均不满足存储器的要求时需要进行时需要进行字和位的同时扩展字和位的同时扩展。 存储器系统的存储容量：存储器系统的存储容量： 2MN位位 使用芯片的存储容量：使用芯片的存储容量：2LK位位(LM，KN) 需要存储器芯片个数：需要存储器芯片个数：(2MN)/(2LK)计算机组成原理计算机组成原理361位扩展l当芯片的单元数满足存储器单元数的要求，但单元当芯片的单元数满足存储器单元数的要求，但单元中的位数不满足要求时，需要进行中的位数不满足要求时，需要进行位扩展位扩展。例：用例：用1K1K4 4位的存储器芯片构成位的存储器芯片构成1K1K8 8位的存储器。位的存储器。 解：解： 需要需要 （1K

22、1K8 8）/ /（1K1K4 4）2 2片片 地址线：存储器地址线：存储器1010根；根； 数据线：数据线：8 8根；根； 2 2片芯片的数据线分别连接片芯片的数据线分别连接D D7 7D D4 4、D D3 3D D0 0 控制线：读写控制、使能控制控制线：读写控制、使能控制位扩展的连接方式：位扩展的连接方式： 多个多个RAMRAM芯片使用相同的地址信号、控制信号，数据线单芯片使用相同的地址信号、控制信号，数据线单独列出，分别接到数据总线的对应位。独列出，分别接到数据总线的对应位。计算机组成原理计算机组成原理382字扩展l当芯片单元中的的位数满足存储器位数的要求，但单当芯片单元中的的位数满

23、足存储器位数的要求，但单元数不满足存储器单元数要求时，需进行元数不满足存储器单元数要求时，需进行字扩展字扩展。例：用例：用16K16K8 8位的存储器芯片构成位的存储器芯片构成64K64K8 8位的存储器位的存储器。l思路：思路：1)所需芯片数量：所需芯片数量： (64K8位位)/(16K8位位) =4片片 2)芯片的连接方式芯片的连接方式 地址线：存储器地址线：存储器16位位A15A0；芯片；芯片14位位A13A0 高两位地址高两位地址A15、A14用于选择芯片用于选择芯片 数据线：存储器数据线：存储器8位；芯片位；芯片8位位 控制线：读写控制；控制线：读写控制； 片选片选由由高位地址高位地

24、址经译码进行控制经译码进行控制计算机组成原理计算机组成原理390123l用用4 4片片16K16K8 8位位RAMRAM，扩，扩展成展成64K64K8 8位存储器位存储器片号片号A15A14A13 A0A15 A0100000 111000003FF201000 11140007FFF310000 1118000BFFF411000 111C000FFFFplay计算机组成原理计算机组成原理403字和位同时扩展l当芯片的单元数和单元的数据位均不满足存储器的要当芯片的单元数和单元的数据位均不满足存储器的要求时需要进行求时需要进行字和位的同时扩展字和位的同时扩展。例：用例：用21142114芯片（

25、芯片（1K1K4 4位）组成位）组成4K4K8 8位存储器。位存储器。解：所需芯片数：解：所需芯片数： 地址线：地址地址线：地址12位位A11A0；2114芯片芯片10位位A9A0 高两位地址高两位地址A11、A10用于选择芯片用于选择芯片 数据线：数据数据线：数据8位；芯片位；芯片4位。位。 两片两片2114的数据线分别连接的数据线分别连接D7D4和和 D3D0 将将21142114芯片分为芯片分为4 4组，每组组，每组2 2片芯片。片芯片。 控制线：读写控制；控制线：读写控制； 片选片选由由高位地址高位地址经译码进行控制经译码进行控制（片）位位84K184K 4 4组芯片组芯片字和位同时扩

26、展的连接方式：字和位同时扩展的连接方式： 各芯片的片内地址线、读各芯片的片内地址线、读/ /写控制线均对应地并接在地址和控制总线的写控制线均对应地并接在地址和控制总线的对应位上；对应位上； 由高位地址（由高位地址（n n位）译码产生位）译码产生2 2n n个片选信号，决定芯片分成个片选信号，决定芯片分成2 2n n个组；个组； 由数据线决定每组的芯片片数。由数据线决定每组的芯片片数。计算机组成原理计算机组成原理42存储器模块条 l存储器通常以插槽用模块条形式供应市场。这种模块条常称存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定为内存条，

27、它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。数量的存储器芯片，组成一个存储容量固定的存储模块。 l内存条有内存条有30脚、脚、72脚、脚、100脚、脚、144脚、脚、168脚、脚、184脚、脚、240脚等多种形式。脚等多种形式。 计算机组成原理计算机组成原理43*3.3.5 高级的DRAM结构 l1、FPM DRAM 快速页模式动态存储器快速页模式动态存储器 l2、CDRAM 带高速缓冲存储器（带高速缓冲存储器（cache）的动态存储器）的动态存储器 在通常的在通常的DRAM芯片内又集成了一个小容量的芯片内又集成了一个小容量的SRAM，从而使从而

28、使DRAM芯片的性能得到显著改进。芯片的性能得到显著改进。 l3、SDRAM 同步型动态存储器同步型动态存储器 SDRAM与与CPU的数据交换同步于外部的系统时钟信号，的数据交换同步于外部的系统时钟信号，并且以并且以CPU/存储器总线的最高速度运行，而不需要插入存储器总线的最高速度运行，而不需要插入等待状态。等待状态。 l4、DDR DDR SDRAM，双倍速率，双倍速率SDRAM计算机组成原理计算机组成原理44*3.3.6 DRAM主存读/写的正确性校验 lDRAM通常用做主存储器，其读写操作的正确性与可靠性至通常用做主存储器，其读写操作的正确性与可靠性至关重要。因此需进行正确性校验。关重要

29、。因此需进行正确性校验。l正常的数据位上增加附加位，用于读正常的数据位上增加附加位，用于读/写操作正确性校验。增写操作正确性校验。增加的附加位也要同数据位一起写入加的附加位也要同数据位一起写入DRAM中保存。中保存。 奇偶校验码奇偶校验码海明校验码海明校验码CRC校验码校验码play计算机组成原理计算机组成原理453.4 只读存储器和闪速存储器 l3.4.13.4.1 只读存储器只读存储器ROMROMl3.4.23.4.2 FLASH FLASH存储器存储器计算机组成原理计算机组成原理463.4.1 只读存储器l1.ROM1.ROM的分类的分类 只读存储器简称只读存储器简称ROM，它只能读出，

30、不能写入。它的最，它只能读出，不能写入。它的最大优点是具有不易失性。大优点是具有不易失性。只读存储器只读存储器定义定义优点优点缺点缺点掩模式掩模式 数据在芯片制造过程中数据在芯片制造过程中就确定就确定 可靠性和集成度可靠性和集成度高，价格便宜高，价格便宜不能重写不能重写一次编程一次编程 用户可自行改变产品中用户可自行改变产品中某些存储元某些存储元 可以根据用户需可以根据用户需要编程要编程只能一次性改只能一次性改写。已淘汰。写。已淘汰。多次编程多次编程 可以用紫外光照射或电可以用紫外光照射或电擦除原来的数据，然后擦除原来的数据，然后再重新写入新的数据再重新写入新的数据 可以多次改写可以多次改写R

31、OM中的内容中的内容PROM EPROME2PROM 计算机组成原理计算机组成原理471. 掩模ROMl掩模掩模ROM的逻辑符号和内部逻辑框图的逻辑符号和内部逻辑框图 计算机组成原理计算机组成原理482. 可编程ROM l1)、EPROM -光擦除可编程只读存储器光擦除可编程只读存储器 l2)、E2PROM -电擦除可编程只读存储器电擦除可编程只读存储器 紫外线照射擦除信息紫外线照射擦除信息计算机组成原理计算机组成原理493.4.2 FLASH存储器 lFLASH存储器也翻译成闪速存储器，它是高密度非失易失存储器也翻译成闪速存储器，它是高密度非失易失性的读性的读/写存储器。写存储器。高密度意味

32、着它具有巨大比特数目的存储容量。高密度意味着它具有巨大比特数目的存储容量。非易失性指存放的数据在没有电源时可以长期保存。非易失性指存放的数据在没有电源时可以长期保存。它既有它既有RAM的优点，又有的优点，又有ROM的优点，称得上是存储的优点，称得上是存储技术划时代的进展。技术划时代的进展。 lFLASH存储元是在存储元是在EPROM存储元基础上发展起来的，由存储元基础上发展起来的，由此可以看出创新与继承的关系。此可以看出创新与继承的关系。计算机组成原理计算机组成原理50l闪速存储器中的存储元，由单个闪速存储器中的存储元，由单个MOS晶体管组成，除漏极晶体管组成，除漏极D和源极和源极S外，还有一

33、个控制栅和浮空栅。外，还有一个控制栅和浮空栅。 写写0，就是要在控制栅，就是要在控制栅C上加正电压上加正电压 存储元原始状态存储元原始状态全为全为1 晶体管源极晶体管源极S加上正加上正电压电压 ，吸收浮空栅，吸收浮空栅中的电子，使全部中的电子，使全部存储元变成存储元变成1状态状态 FLASH存储器基本操作存储器基本操作 读出电路检读出电路检测到有电流，测到有电流，表示存储元表示存储元中存中存1 控制栅加控制栅加上正电压上正电压 计算机组成原理计算机组成原理52FLASH存储器的阵列结构 l在某一时间只有一条行选择线被激活。 计算机组成原理计算机组成原理53lU盘 lTF卡 l SD目前市场上常

34、见的FLASH存储器：计算机组成原理计算机组成原理543.5 并行存储器 3.5.1 3.5.1 双端口存储器双端口存储器 空间并行技术空间并行技术 3.5.2 3.5.2 多模块交叉存储器多模块交叉存储器 时间并行技术时间并行技术计算机组成原理计算机组成原理553.5.1 双端口存储器 l1. 1.双端口存储器的逻辑结构双端口存储器的逻辑结构 双端口存储器是指同一个存储器具有两组相双端口存储器是指同一个存储器具有两组相互独立的读写控制线路互独立的读写控制线路,是一种高速工作的存储器。是一种高速工作的存储器。 计算机组成原理计算机组成原理56计算机组成原理计算机组成原理57l2. 2.无冲突读

35、写控制无冲突读写控制当两个端口的地址不相同时，在两个端口上进行当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。读写操作，一定不会发生冲突。l3. 3.有冲突的读写控制有冲突的读写控制 当两个端口同时存取存储器同一存储单元时，便发生读当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了写冲突。为解决此问题，特设置了BUSY标志。标志。计算机组成原理计算机组成原理583.5.2多模块交叉存储器 l1. 1.存储器的模块化组织存储器的模块化组织 交叉方式交叉方式某个模块进行存取时，其他模块不工作。某个模块进行存取时，其他模块不工作。某一模块出现故障时，

36、其他模块可照常工作。某一模块出现故障时，其他模块可照常工作。通过增添模块来扩充存储器容量比较方便。通过增添模块来扩充存储器容量比较方便。各模块串行工作，存储器的带宽受到了限制。各模块串行工作，存储器的带宽受到了限制。地址码的低位字段经过译码选择不同的模地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。块，而高位字段指向相应模块内的存储字。对连续字的成块传送可实现多模块流水式对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。并行存取，大大提高存储器的带宽。设存储容量为设存储容量为32字，分成字，分成M0M3共四个模块，每个模块共四个模块，每个模块8个字个

37、字 play计算机组成原理计算机组成原理592.多模块交叉存储器的基本结构 四模块交叉存储器结构框图四模块交叉存储器结构框图流水线方式存取示意图流水线方式存取示意图若存取周期是若存取周期是T，总线传送周期是，总线传送周期是，存储器的交叉模块数为，存储器的交叉模块数为m， 交叉存储器连续读取交叉存储器连续读取n个字所需的时间为：个字所需的时间为： t1=T+(n-1)顺序方式存储器连续读取顺序方式存储器连续读取n个字所需时间为：个字所需时间为： t2=nTt字 模块W4 M0W3 M3W2 M2W1 M1W0 M0T play计算机组成原理计算机组成原理60l【例【例4】 设存储器容量为设存储器

38、容量为32字，字长字，字长64位，模块数位，模块数m=4，分，分别用顺序方式和交叉方式进行组织。存储周期别用顺序方式和交叉方式进行组织。存储周期T=200ns，数，数据总线宽度为据总线宽度为64位，总线传送周期位，总线传送周期=50ns。若连续读出。若连续读出4个个字，问顺序存储器和交叉存储器的带宽各是多少字，问顺序存储器和交叉存储器的带宽各是多少? 带宽带宽=单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量【解【解】连续读出连续读出4个字的信息总量是：个字的信息总量是： q464位位256b 顺序存储器所需时间顺序存储器所需时间： t2=nT4200ns810-7s 连续读出连续

39、读出4 4个字，交叉存储器所需时间：个字，交叉存储器所需时间： t1=T+(n-1)200350350ns3.510-7s 交叉存储器的带宽为：交叉存储器的带宽为： W1q/t1256b(3.510-7s)730Mb/s 顺序存储器的带宽为顺序存储器的带宽为 W2q/t2256b(810-7s)320Mb/s计算机组成原理计算机组成原理613.6 Cache存储器l3.6.13.6.1 cache cache基本原理基本原理l3.6.23.6.2 主存与主存与cachecache的地址映射的地址映射l3.6.33.6.3 替换策略替换策略l3.6.43.6.4 cache cache的写操作策

40、略的写操作策略3.6.1 cache基本原理lCache的功能目的：解决CPU和主存之间速度不匹配的问题。容量：在主存几百MB情况下，设置几百KB。硬件：SRAM。管理：全硬件实现。对用户透明。位置：计算机组成原理计算机组成原理632. cache的基本原理 lCache由存储体（SRAM）、相联存储表、管理逻辑组成。lCPU与cache之间的数据交换以字为单位lCache与主存间的数据传送以数据块为单位l一个块(Block)由若干字组成play计算机组成原理计算机组成原理64 Cache的工作原理1、Cache与主存以块为单位进行操作2、当CPU发出访内操作请求后，首先由Cache控制器判断

41、当前请求的字是否在Cache中，若在，叫命中，否则，不命中3、若命中：若是“读”请求，则直接对Cache读，与主存无关若是“写”请求：Cache单元与主存单元同时写只更新Cache单元并加标记，移出时修改主存4、未命中时：若是“读”请求，则从主存读出所需字送CPU，且把含该字的一块送Cache，称“装入”，若Cache已满，采用置换算法；若是“写”请求，直接写入主存。计算机组成原理计算机组成原理653.Cache3.Cache的命中率的命中率l命中率（Hit Rate）：h=NcNc +Nm cache/主存系统的平均访问时间ta： ta=htc+(1-h)tm tc命中时的cache访问时间

42、 tm未命中时的主存访问时间h命中率Nccache完成存取的总次数Nm主存完成存取的总次数设r=tm/tc表示主存慢于cache的倍率，e表示访问效率tce=ta=tchtc+ (1-h)tm=1r+ (1-r)h【例6】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。【解】命中率： h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 平均访问时间：ta=htc+(1-h)tm=60ns 访问效率：e=tc/ta=50/60=83.3

43、%计算机组成原理计算机组成原理67lCache的数据块称为行用Li表示，其中i=0,1,m-1，共有m行l主存的数据块称为块（Block）用Bj表示，其中j=0,1,n-1，共有n块l行与块是等长的，包含k=2w个主存字字是CPU每次访问存储器时可存取的最小单位3.6.23.6.2主存与主存与CacheCache的地址映射的地址映射计算机组成原理计算机组成原理683.6.2 3.6.2 主存与主存与CacheCache的地址映射的地址映射地址映射即是把主存地址定位到地址映射即是把主存地址定位到cachecache中。中。 全相联映全相联映射射(fully associative mapping

44、)(fully associative mapping)可以将一个主存块存储到任意一个可以将一个主存块存储到任意一个CacheCache行行直接映直接映射射(direct mapping)(direct mapping)将一个主存块存储到唯一的一个将一个主存块存储到唯一的一个CacheCache行行组相联映组相联映射射(set associative mapping)(set associative mapping)可以将一个主存块存储到唯一的一个可以将一个主存块存储到唯一的一个CacheCache组中任意一个行组中任意一个行直接映射、组相联映射使用较多直接映射、组相联映射使用较多计算机组成原

45、理计算机组成原理69全相联映射全相联映射l主存的一个块直接拷贝到主存的一个块直接拷贝到cache中的任意一行上中的任意一行上l优点：命中率较高，优点：命中率较高，Cache的存储空间利用率高的存储空间利用率高l缺点：线路复杂，成本高，速度低缺点：线路复杂，成本高，速度低计算机组成原理计算机组成原理70全相联映射全相联映射全相联映射的检索过程全相联映射的检索过程play计算机组成原理计算机组成原理71直接映射直接映射l多对一的映射关系，但一个主存块只能拷贝到多对一的映射关系，但一个主存块只能拷贝到cache的的一个特定行位置上去。一个特定行位置上去。lcache的行号的行号i和主存的块号和主存的

46、块号j有如下函数关系：有如下函数关系：i=j mod m（m为为cache中的总行数）中的总行数）l优点：硬件简单，容易实现优点：硬件简单，容易实现l缺点：命中率低，缺点：命中率低， Cache的存储空间利用率低的存储空间利用率低计算机组成原理计算机组成原理72直接映射直接映射直接映射的检索过程直接映射的检索过程play计算机组成原理计算机组成原理73组相联映射组相联映射l将将cache分成分成u组，每组组，每组v行，主存块存放到哪个组是固行，主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数定的，至于存到该组哪一行是灵活的，即有如下函数关系：关系：muv 组号组号qj mo

47、d u l组间采用直接映射，组内为全相联组间采用直接映射，组内为全相联l硬件较简单，速度较快，命中率较高硬件较简单，速度较快，命中率较高组相联方式中若每组行数为组相联方式中若每组行数为v，常称之为，常称之为v路组相联路组相联cache。计算机组成原理计算机组成原理74组相联映射组相联映射组相联映射的检索过程组相联映射的检索过程play计算机组成原理计算机组成原理753.6.3 3.6.3 替换策略替换策略l替换问题替换问题新主存块要进入新主存块要进入CacheCache，决定替换哪个原主存块，决定替换哪个原主存块直接映射，只能替换唯一的一个直接映射，只能替换唯一的一个CacheCache行行全

48、相联和组相联，需要选择替换策略（算法）全相联和组相联，需要选择替换策略（算法）1. 1. 最不经常使用算法最不经常使用算法(LFU: least-frequently used)(LFU: least-frequently used) 替换使用次数最少的块替换使用次数最少的块2. 2. 近期最少使用算法近期最少使用算法(LRU: least-recently used)(LRU: least-recently used) 替换最久没有被使用的块替换最久没有被使用的块3. 3. 随机法随机法(random)(random) 随意选择被替换的块，不依赖以前的使用情况随意选择被替换的块，不依赖以前的使用情况每行设置一个计数器。从每行设置一个计数器。从0 0开始计数，开始计数，每访问一次，每访问一次， 被访行的计数器增被访行的计数器增1 1。当。当需要替换时，将计数值最小的行换出，需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。同时将这些行的计数器都清零。每行也设置一个计数器，每行也设置一个计数器，cachecache每命每命中一次，命中行计数器清零，其它中一次，命中行计数