第五章中央处理器2-1

1、1第五章 中央处理器5.1 CPU的功能和组成CPU:计算机自动完成取出指令取出指令和执行指令执行指令的任务部件称为中央处理器中央处理器.通常简称CPU。2CPU的功能 指令控制指令控制 操作控制操作控制 时间控制时间控制 数据加工数据加工35.1.2 CPU的基本组成传统CPU 运算器 控制器现代CPU 运算器 控制器 cache4图5.1 CPU模型5控制器控制器组成 指令计数器 指令译码器 时序产生器 操作控制器6功能（1）从内存中取出一条指令， 指出下一条指令在内存中的位置；（2）对指令进行译码或测试， 产生相应的操作控制信号。（3）指挥并控制CPU、内存 和输入/出设备之间数据流动方

2、向。7（控制器补充内容）DATA在CPU中的流动二.微型计算机的体系结构并行接口 串行接口 定时/计数中断控制器CPUCPU定时电路接口接口ROMRAMI/O接口输出设备输入设备DMA地址总线数据总线控制总线8（控制器补充内容）说明:一.总线 1.内总线:单机内各部件之间通信总线. 2.外总线:多机之间.微机与受控对象和其他设备进行通行总线.二.采用技术 1.堆栈技术堆栈 存在于主存中子底向下,子顶向上的内存区域:.工作原则 ： 后进先出后进先出92.中断技术 使CPU处于主动状态下与外部交换信息.3.DMA技术 使I/O设备与M直接交换信息,无须CPU干预.4.多寄存器结构 使执行指令时间缩

3、短,提高运行速度5.流水线技术 多个部件并行操作.地址流水线操作. （控制器补充内容）10微型计算机工作流程1.取指令 2.取源操作数 3.取目的操作数 4.执行指令取指令PC+1译码送地址 AR取出地址送操作数执行操作取下一条指令PC+1开始取指令阶段执行指令阶段一个CPU周期一个CPU周期一个CPU周期 一个CPU周期（控制器补充内容）111.取指令阶段程序已装入内存中,此阶段内,CPU的动作如下: (1).程序计数器PC的内容(8进制)被装入地址寄存器AR. (2).程序计数器PC的内容加1,为取下一条指令做准备. (3).地址寄存器的内容被放到地址总线上. (4).所选寄存器单元21的

4、内容经过数据总线, 传送到数据缓冲寄存器DR. (5).缓冲寄存器内容传送到指令寄存器IR. (6).指令寄存器中的操作码被译码或测试. (7).CPU识别指令ADD,至此,取指令阶段结束. 12操作控制器时序产生器指令译码器000 022000 021 ALU执行指令控制时钟状态反馈 ADD 30 ADD A 30 地址内容存储器21ADD A 30缓冲寄存器 DR000 000 指令寄存器IR程序计数器 PC地址寄存器 AR(1)(2)+1累加器A（3）（4）地址总线ABUS数据总线DBUS（5）30000 006图1132.取源操作数 第二个CPU周期主要完成送取源作数送取源作数. (1

5、).将指令寄存器IR中地址码部分(30)送入地址寄 存器. (2).地址寄存器的内容被放到地址总线上. (3).存储器地址30中内容经数据线上送到缓冲寄存 器DR中. (4).将缓冲寄存器DR内容送到ALU中.14操作控制器时序产生器指令译码器000 022000 030 ALU时钟状态反馈 ADD A 30 006 地址内容存储器21 ADD 30缓冲寄存器 DR000 000 指令寄存器IR程序计数器 PC地址寄存器 AR累加器A数据总线DBUS(6)(7)(8)(9)30 000 006图2153.取目的操作数第三个CPU周期主要完成送取目的操作数目的操作数的工作.(1).将指令寄存器I

6、R中地址码部分(A)送入缓冲寄存器DR中.(2).缓冲寄存器DR内容（地址）指向累加器 A. 16操作控制器时序产生器指令译码器000 022000 030 ALU时钟状态反馈 ADD A 30 A地址 地址内容存储器21 ADD 30缓冲寄存器 DR000 000 指令寄存器IR程序计数器 PC地址寄存器 AR累加器A图片3174.执行指令 第四个CPU周期加操作: 微程序控制器发出读操作命令将累加器A内容与ALU另一端操作数(6)经ALU相加.产生0+6=6. 这个结果放回累加器,替换了累加器中原先的数. 程序计数器 PC值加1.18操作控制器时序产生器指令译码器000 023000 03

7、0 ALU时钟状态反馈 ADD A 30 30 地址内容存储器21 ADD 30缓冲寄存器 DR000 000 指令寄存器IR程序计数器 PC地址寄存器 AR累加器A图片4(12)(13)(14)+130 000 00619运算器组成 算术逻辑单元（ALU） 累加寄存器 数据缓冲寄存器 状态条件寄存器()20功能： (1)执行所有的算术运算； (2)执行所有的逻辑运算， 并进行逻辑测试。215.1.3 CPU的主要寄存器 分类： （1）指令寄存器（IR）； （2）程序计数器（PC）； （3）地址寄存器（AR）； （4）缓冲寄存器（DR）； （5）累加寄存器（AC）； （6）状态条件寄存器（PS

8、W）。221.数据缓冲寄冲器（DR）作用：(1)作为CPU和内存、外部设备之间信息传送的中转站；(2)补偿CPU和内存，外围设备之间在操作速度上的差别；(3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。232.指令寄存器（IR）作用 保存当前正在执行的一条指令 指令寄存器的输出作为指令译码器的输入指令译码器 对操作码进行测试，识别所要求的操作24 3程序计数器(PC)指令计数器作 用 保存将要执行的指令的地址。254地址寄存器（AR）作用 保存当前CPU防问内存单元的地址。26 5累加寄存器（AC）作用：暂存ALU运算的中间结果信息。6.状态条件寄存器(psw)作用：保存由

9、算术指令和逻辑指令运行和测试的结果建立的各种条件码内容。保存中断和系统工作状态等信息275.1.4 操作控制器与时序产生器数据通路： 寄存器间传送信息的通路。操作控制器： 在各寄存器间建立数据通路。28三种操作控制器硬布线控制器微程序控制器组合控制器时序产生器 对各种操作实施时间上的控制。29 5.2.1 5.2.1 指令周期的基本概念指令周期的基本概念5.2 指令周期30指令周期时间：取出并执行一条指令的时间。CPU周期: 又称机器周期,指CPU从内存中取出一个机器字所 需要的最短时间,通常由若干个时钟周期组成. 时钟周期: 又称T T周期周期,是计算机的节拍周期,是计算机中处理操作最基本的

10、时间单位.31指令周期、CPU周期、时钟周期三者间关系T1T2T3T4T1T2T3T4CPU周期CPU周期指令周期325.2.2 CLA指令的指令周期CLA的功能: p158 把累加器AC的内容清零内容清零 是一个非访问内存的指令非访问内存的指令该指令共需要2 2个个CPUCPU周期周期 一次一次内存取指令1个个CPUCPU周期周期 一次执行一次执行该指令1个个CPUCPU周期周期33CLA指令的指令周期34取指阶段取指阶段的工作: PC =20 ARPC+1 PC =21(AR)地址总线 读操作，(AR) DRDR IR IR译码器 译码,识别是CLA指令35执行指令阶段执行阶段的工作: 操

11、作控制器送清0 控制信号去ALU ALU响应该清0信号, 将AC清036 5.2.3 ADD指令的指令周期ADD 指令 需要访问二次内存 该指令共 需要3个CPU周期 取指周期一个CPU周期 执行两个CPU周期37取指令阶段执行指令阶段图5.7 ADD指令的指令周期38指令指令 ADD 30ADD 30取指周期完成的任务取指周期完成的任务取指阶段的工作取指阶段的工作: : PC =21 PC =21 AR ARPC+1 PC+1 PC =22 PC =22(AR) (AR) 地址总线地址总线 读操作，读操作，(AR) AR) DR DRDR DR IR IR IR IR 译码器译码器 译码译码

12、, ,识别是识别是ADD 30ADD 30指指令令39(4)执行周期第一个CPU周期的任务送操作数地址送操作数地址 IR的地址部分的地址部分 DBUSDBUS AR40(5)ADD 30 执行阶段第二个执行阶段第二个CPU周期的任务周期的任务两数相加并送结果去两数相加并送结果去AC AC (AR) (AR) ABUS ABUS 读读, (30) , (30) DBUS DBUS DRDR(AC) + (DR) (AC) + (DR) ACAC41 (2)(2)需要访问二次内存需要访问二次内存, , 该该 指令共指令共 需要需要3 3个个CPUCPU周期，周期， 其中取其中取 指周期一个指周期一

13、个CPUCPU周周 期，执行两个期，执行两个CPUCPU周期周期5.2.4 STA 指令的指令周期(1)(1)STA 40 STA 40 的功能的功能 （ACAC） （4040）42执行STA 40的第一个CPU周期的任务送操作数地址送操作数地址 IRIR的地址部分的地址部分 DBUSDBUSDBUS DBUS AR AR43执行STA 40的第二个CPU周期的任务存储结果: (AC) DR (AR) ABUS(DR) DBUS DBUS 内存写操作完成,将6写到了40号内存单元445.2.5 NOP指令和JMP 指令的指令周期(1)JMP 21的功能 改变程序原来的执行顺序，将改变程序原来的

14、执行顺序，将PCPC的内容由的内容由25 25 21 21(2)是非访问内存指令455.2.6. 用方框图语言表示指令周期方框图语言表示一条指令的指令周期一个方框表示一个CPU周期 方框图中的内容表示表示数据通路的操作或某种控制操作 菱形符号表示某种判断或测试，在时间上它附属于它前面的一个方框的CPU周期。46 上述四条指令的指令周期用方框图语言表示如下：上述四条指令的指令周期用方框图语言表示如下：PC AR ABUS DBUS D R IR PC+1移码或测试移码或测试CLA0 ACADDIR ARA R ABUS DBUS DR DR ALU ALU ACSTAIR ARAR ABUS A

15、C DR DR DBUSIR PC PC ARJMP47应用举例p166例1 如图所示的为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自动增加功能)，M为主存(受R/W控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定需要完成何种操作，控制信号G控制的是一个门电路，另外，线上标注有控制信号，例如yi表示y寄存器的输入控制信号，R10表示寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。(1)ADD R2 ，R0 指令完成(R0)+(R2) R0的功能操作，画出其指令周期流程图，假设该指令的地址已经放入PC，并列出相应的微操作控制信号序列。(

16、2) SUB R1 ，R3 指令完成(R3)+(R1) R3的操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。48图5.15 双总线结构机器的数据通路49PC ARM DRDR IRR2 YR0 XR0+R2 R0(R0)+(R2) R0PC0 , G, ARiR/W = RDR0,G,IRiR20 , G , YiR00 , G , Xi+ , G , R0iPC ARM DRDR IRR3 YR1 XR3-R1 R3(R3)-(R1) R3PC0 , G, ARiR/W = RDR0,G,IRiR30 , G , YiR10 , G , Xi-, G , R3i505.3.1

17、时序信号的作用和体制 5.3 时序产生器和控制方式时序信号 协调计算机的动作时序信号体制硬布线控制器中：三级体制微程序控制器中：二级体制51一个节拍电位节拍电位表示 一个CPU周期的时间， 它表示了一个较大较大的时间单位；在一个节拍电位中又包含若干个节拍脉冲节拍脉冲以 表示较小较小的时间单位；主状态周期主状态周期可包含若干个节拍电位，所以它 最大最大的时间单位。主状态周期节拍电位节拍脉冲三级体制52只有一个节拍电位节拍电位在节拍电位中又包含若干个节拍脉冲节拍脉冲（时钟周期）。节拍电位节拍电位表示一个CPU周期的时间节拍脉冲节拍脉冲把一个CPU周期划分成几个较小的时间间隔。时间间隔时间间隔可以相

18、等，也可以不相等节拍电位节拍脉冲二级体制53时序信号产生器的基本结构时钟源环形脉冲发生器节拍脉冲读写时序译码逻辑启停控制逻辑5.3.2 时序信号产生器54启 停 控 制 逻 辑节拍脉冲和读写时序译码逻辑环形脉冲发生器时 钟 脉 冲 源IQRQ0RD0WE0T10T20T30T40IQRQ MREQ0RDWET1T2T3T4RDWE图5.17 时序信号产生器框图551时钟源作用: 为环形脉冲发生器提供频率稳定 且电平匹配的方波时钟脉冲信号。组成： 石英晶体振荡器石英晶体振荡器和与非门与非门组成的正反馈振荡电路正反馈振荡电路。2环形脉冲发生器作用 产生一组有序的间隔相等或不等的脉冲序列， 以通过译

19、码电路来产生最后所需要的节拍脉冲。56MREQIORQT4T1RDT2T3WEMREQORQRDWEQQDC1QQDC2QQDC35V23QDQC4CLRS脉冲时钟源脉冲时钟源图图5.18 环行脉冲发生器与译码逻辑环行脉冲发生器与译码逻辑57 图5.19 节拍电位与节拍脉冲序关系图12345678910 C4C1C2C3MREQRDRDWEWET1T2T3T4583. 节拍脉冲和读写时序的译码假定在一个CPU周期中产生四个等间隔的节拍脉冲，其译码逻辑可表示为 T01C1C2T02C2C3 T03 C3 T04C1 59读写时序的译码逻辑表达式为 RDoC2*RD WEo C3*WE MREQo

20、 C2* MREQ IORQo C2 *IORQ其中RDo ， WEo和MREQo信号配合后进行存储的读写操作；RDo ， WEo和IORQo信号配合后配合后可进行外围设备的读写操作。表达式右边带撇号的RD ， WE ， MREQ ， IORQ 是来自微程序控制器的控制信号，它们都是持续时间为一个CPU周期的节拍电位信号。 60硬布线控制器中节拍电位信号由时序产生器通过逻辑电路产生一个节拍电位持续时间正好包容若干个节拍脉冲。微程序设计的计算机中节拍电位信号可由微程序控制器提供；一个节拍电位持续时间通常是一个CPU周期时间。614启停控制逻辑 作用：对原始的节拍脉冲信号T01T04的发送加以控制

21、。对读/写时序信号加以控制62 图5.20 启停控制逻辑MREQT1T2T3WET4RDMREQoT1oT2oT3oT4oRDoWEo启动停机CLRT4oRQDQCr635.3.3 控制方式控制方式：控制不同操作序列时序信号的方法。控制方式分类 同步控制 异步控制 联合控制641同步控制方式 任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变固定不变的，称为同步控制方式。同步控制方式同步控制方式的三种方案65（1）采用完全统一的机器周期；（2）采用不定长机器周期； （3）中央控制与局部控制结合。同步控制方式的三种方案66 2异步控制指令特点：每条指令、操作控制信号需要多少时

22、间就占用多少时间。67 3联合控制方式特点 1.同步控制和异步控制相结合相结合的方式; 2.大部分大部分操作序列安排在固定固定的机器周期中; 3.对某些某些时间难以确定的操作则以执行部件 的“回答”信号作为本次操作的结束。685.6 硬布线控制器 1. 基本思想 硬布线控制器一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。这种逻辑电路是一种由门电路和触发器构成的复杂树形网络，故称之为硬布线控制器硬布线控制器。69组合逻辑线路N节拍电位/节拍脉冲发生器M1MiT1Tk启动停止时钟复位指令寄存器指令译码器IRI1ImB1Bj结果反馈信息C1Cn图531 硬

23、布线控制器结构方框图70逻辑网络的输入信号来源：（1）来自指令操作码编译码器的输出I；（2）来自执行部件的反馈信息B；（3）来自时序产生器的时序信号。71与微程序相比硬布线控制的速度快原因微程序控制中每条微指令都要从控存中读取一次，影响了速度硬布线控制主要取决于电路延迟 72AR-ABUSAR-ABUSAC-DRAC-DRDR-DBUSDR-DBUS启动PC-AR-ABUSPC-AR-ABUSDBUS-DR-IRDBUS-DR-IRPC+1PC+1RDCLAADD0-0-ACACIR-ARIR-ARIR-ARIR-ARIR-PCIR-PCPC-ARPC-ARSTAJMPNOPRDCLAM1M2AR-ABUSAR-ABUSDBUS-DRDBUS-DRDR-ALDDR-ALDALU-ACALU-ACWEM图5.3.2 硬步线控制器的指令周期流程指令执行流程73微操作控制信号的产生微