EDA电子设计自动化知识点总结

1、1、实体界面说明中端口的模式有四种端口模式为:1、IN相当于只可输入的引脚；2、OUT相当于只可输出的引脚；3、BUFFER相当于带输出缓冲器并可以回读的引脚；4、INOUT相当于双向引脚；2、嵌入式阵列块EAB能实现存储功能,每个EAB提供2048比特,可完成ROM,RAM,双口RAM或者FIFO功能。3、VHDL程序设计中的两大基本描述语句是顺序语句，并行语句。4、FLEX10K的结构提供了两条专用高速通道，即进位链和级联链。5、常用的源程序输入方式有原理图输入方式、状态图输入方式、VHDL软件程序的文本方式。6、FPGA的可编程互连线分为通用互连、直接互连、长线。7、FPGA（现场可编程

2、门阵列）结构可分为三部分：可编程逻辑单元、可编程输入/输出单元、可编程连线。8、CPLD（复杂可编程逻辑器件）的结构可分为三部分：可编程逻辑宏单元、可编程输入/输出单元、可编程内部连线。9、结构体的三种描述方式：行为级描述、数据流级描述、结构级描述。10、EDA设计几个描述层次:行为级描述、寄存器传输级描述（RTL）、门级描述、版图级描述。11、构成一个完整的VHDL语言程序的五大基本结构：实体（ENTITY）、结构体（ARCHITECURE）、配置（CONFIGURATION）、库（LIBRARY）、程序包（PACKAGE）。12、VHDL的子程序有过程和函数两种类型，具有可重载性。13、数

3、字ASIC设计方法有两种：全定制法、半定制法（门阵列法、标准单元法、可编程逻辑器件法）。14、数字系统的模型：数据处理子系统和控制子系统。15、数字系统设计方法：模块设计法、自顶向下设计法、自底向上设计法。16、EDA的工程设计流程:原理图/HDL文本输入一功能仿真一综合一适配一时序f仿真f编辑下载一硬件测试。17、FPGA的配置流程：芯片初始化、芯片配置和起动。18、转向控制语句共有五种:IF语句、CASE语句、LOOP语句、NEXT语句和EXIT语句。19、并行信号赋值语句有三种形式:简单信号赋值语句、条件信号赋值语句和选择信号赋值语句。20、条件信号赋值语句与什么语句等效：条件信号赋值语

4、句与进程中的多选择IF语句等价。21、目前世界上有几十家CPLD/FPGA的公司，最大的三家是：xilinxAleraLattic22、CPLD中的I/0控制模块基本主要由输出极性转换电路、触发器、输出三态缓冲器三部分和它们相关的选择电路组成23、VHDL语言的数据对象有：常量、变量、信号24、设计过程的仿真有：行为仿真、功能仿真、时序仿真25、IspLSI/pLSI逻辑器件的结构主要包括：通用逻辑块、巨块结构、全局时钟结构、I/O单元（通用逻辑块、全局布线区、输出布线区、加密单元）26、VHDL的数据类型：标量型，复合类型，存取类型，文件类型27、进程语句结构的三个组成部分：进程说明部分，顺

5、序描述语句部分，敏感信号参数表28利用EDA技术进行电子系统的设计，具有以下几个重要的特点（1）用软件方式设计硬件。（2）用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的。（3）设计过程中可用有关软件进行各种仿真。（4）系统现场可编程，在线升级。（5）整个系统可集成在一个芯片上，具有体积小、功耗低、可靠性高等特点。（6）从以前的“组合设计”转向真正的“自由设计”。（7）设计的移植芯性好，效率高。（8）非常适合分工设计，团体协作。因此，EDA技术是现代电子设计的发展趋势。29、什么叫FPGA的配置模式？FPGA器件有哪几种配置模式？答:FPGA的配置模式是指FPGA用来完成设计时

6、的逻辑配置和外部连接方式。逻辑配置是指经过用户设计输入并经过开发系统编译后产生的配置数据文件，将其装入FPGA芯片内部的可配置存储器的过程，简称FPGA的下载。只有经过逻辑配置后，FPGA才能实现用户需要的逻辑功能。FPGA器件有哪几种配置模式:（1）主动串行配置模式，（2）主动并行配置模式，（3）外设配置模式，（4）从动串行配置模式，（5）菊花链配置模式。30、FLEX10K系列器件的主要组成部分是什么？答：每个FLEX10K器件包含一个实现存储和专用逻辑功能的嵌入阵列、一个实现一般逻辑的逻辑阵列、快速互连通道和输入/输出（I/O）模块。嵌入阵列和逻辑阵列的结合提供了嵌入式门阵列的高性能和高

7、密度，可以使设计者在某个器件上实现一个完整的系统。31、FLEX10K系列器件中的EAB的特点及作用是什么？答：嵌入阵列块（EAB）实现存储功能时，每个EAB提供2048比特，可以用来完成RAM、ROM、双口RAM或者FIFO功能。实现逻辑功能时，每个EAB可以提供100600门以实现复杂的逻辑功能，如实现乘法器、微控制器、状态机和DSP（数字信号处理）功能。EAB可以单独使用或多个EAB联合使用以实现更强的功能。32、EDA的涵义：狭义的EDA技术是指以大规模可编程逻辑器件为载体，以硬件描述语言HDL为系统逻辑的主要表达方式，借助功能强大的计算机，在EDA工具软件平台上，对用HDL描述完成的

8、设计文件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片ASIC的一门新技术。33、常用的硬件描述语言有哪几种？这些硬件描述语言在逻辑描述方面有什么区别？答：常用的硬件描述语言有VHDL、Verilog、ABEL。VHDL:作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言;逻辑综合能力强，适合行为描述。Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL稍简单，但其在

9、高级描述方面不如VHDL。ABEL：一种支持各种不同输入方式的HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。34、可编程器件的编程元件有哪些？有下列五种编程元件:1、熔丝型开关（一次可编程，要求大电流）；2、可编程低阻电路元件（多次可编程，要求中电压）3、EPROM的编程元件（需要有石英窗口，紫外线擦除）4、EPROM的编程元件；5基于SRAM的编程元件；35、EDA技术的学习主要应掌握四个方面的内容：大规模可编程逻辑器件；硬件描述语言；软件开发工具；实验开发系统。36、直译的部分：FPGA直译为：现场可编程门阵列；CPL

10、D直译为：复杂可编程逻辑器件；CDA直译为：计算机辅助设计；（ComputerAssistDesign）;CAE直译为：计算机辅助工程设计（ComputerAssistEngineering）;EDA直译为：电子设计自动化（ElectronicDesignAutomation）；ISP直译为：在系统可编程特性（InSystemProgrammability）；37、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？答：变量赋值与信号赋值的区别在于，变量具有局部特征，它的有效只局限于所定义的一个进程中，或一个子程序中，它是一个局部的、暂时性数据对象（在某些情况下）。对于它的赋值是立即发生的（

11、假设进程已启动），即是一种时间延迟为零的赋值行为。信号则不同，信号具有全局性特征，它不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他的实体进行通信（端口本质上也是一种信号）。信号的赋值并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反映了硬件系统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬件系统的重要特性，综合后可以找到与信号对应的硬件结构，如一根传输导线、一个输入/输出端口或一个D触发器等。38、Case语句有什么特点？其分支条件使用时有哪些注意事项？答:CASE语句根据满足的条件直接选择多项顺序语句中的一项执

12、行。用来描述总线或编码、译码行为。可读性比IF语句强。使用CASE语句需注意以下几点：1）条件句中的选择值必须在表达式的取值范围内。2）除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用“OTHERS”表示。它代表已给的所有条件句中未能列出的其他可能的取值，这样可以避免综合器插入不必要的寄存器。这一点对于定义为STD_LOGIC和STD_LOGIC_VECTOR数据类型的值尤为重要，因为这些数据对象的取值除了1和0以外，还可能有其他的取值，如高阻态Z、不定态X等。3）CASE语句中每一条件句的选择只能出现一次，不能有相同选择值的条件语句出现。4）CA

13、SE语句执行中必须选中，且只能选中所列条件语句中的一条，这表明CASE语句中至少要包含一个条件语句。39、Loop语句的类型有哪些？其循环变量有什么特点？答:LOOP语句就是循环语句，它可以使所包含的一组顺序语句被循环执行，其执行次数可由设定的循环参数决定，循环的方式由NEXT和EXIT语句来控制。特点:循环变量是LOOP内部自动声明的局部量，仅在LOOP内可见。离散范围必须时刻计算的整数范围：整数表达式TO整数表达式整数表达式DOWNTO整数表达式40、Next语句与exit语句的区别是什么？答:区别是NEXT语句是跳向LOOP语句的起始点，而EXIT语句则是跳向LOOP语句的终点。41、W

14、ait语句有哪些类型？wait语句在进程中的作用是什么？与敏感信号表有什么关？答:（1）单独的WAIT，未设置停止挂起条件的表达式，表示永远挂起。（2）WAITON信号表，称为敏感信号等待语句，当敏感信号变化时，结束挂起。在信号表中列出的信号是等待语句的敏感信号。当处于等待状态时，敏感信号的任何变化（如从01或从10的变化）将结束挂起，再次启动进程。（3）WAITUNTIL条件表达式，即条件等待语句，当条件表达式所含的变量发生了变化，并且条件表达式为真时，进程才能脱离挂起状态，继续执行此语句后面的语句。（4）WAITFOR时间表达式；直到指定的时间到时，挂起才结束。（5）多条件WAIT语句，即

15、上述条件中有多个条件同时出现，此时只要多个条件中有一个成立，则终止挂起。42进程语句的特点是什么？答：进程（PROCESS）语句是最具VHDL语言特色的语句。因为它提供了一种用算法（顺序语句）描述硬件行为的方法。进程实际上是用顺序语句描述的一种进行过程，也就是说进程用于描述顺序事件。主要特点有:进程与进程或其它并发语句之间的并发性；进程内部的顺序性；进程的启动于挂起（由敏感信号的变化来启动），并不是任何时候都处于启动状态。：进程与进程或其它并发语句之间的通信。43、PLD的分类：从结构的复杂程度上一般可将PLD分为简单PLD和复杂PLD；从互联结构上可将PLD分为确定型和统计型；从可编程特性上

16、可将PLD分为一次可编程和重复可编程；从可编程元件上分类;有五种编程元件为：1、熔丝型开关（一次可编程，要求大电流）；2、可编程低阻电路元件（多次可编程，要求中电压）；3、EPROM的编程元件（需要有石英窗口，紫外线擦除）4、EPROM的编程元件；5基于SRAM的编程元件；44、结构体和实体之间的关系是什么？结构体将具体实现一个实体；每个实体可以有多个结构体；同一结构体不能为不同的实体所拥有；结构体不能单独存在必须有一个实体;每个结构体的地位是同等的；45、EDA技术的优点：（1）采用自顶向下的设计方法；采用系统早期仿真；多种设计描述方式；高度集成化的EDA开发系统；PLD在系统编程功能；（6

17、）可实现单片系统集成；（7）提高产品的可靠性；（8）提高产品的保密程度和竞争能力；（9）降低电子产品的功耗，（10）提高电子产品的工作速度。46、端口描述中的数据类型有两类:1、位（BIT）和位矢量（BIT_VECTOR）；2、数据类型定义为BIT_VECTOR则其信号值是一组二进制表。47、CPLD改进的结构形式：1、乘积项数目不同的逻辑阵列单元；2、具有两个或项输出的逻辑阵列单元；3、功能更多、结构更复杂的逻辑阵列单元；48、CPLD与FPGA的主要区别:1、内部结构上的不同；2、集成度的不同；（CPLD是5005000门FPGA是1K10M门）3、应用范围不同（CPLD逻辑能力强而寄存器

18、少，适用于控制密集型系统）；4、使用方法不同；49、EDA技术的发展历史：EDA技术的发展，大致经历了三个发展阶段：1计算机辅助设计CAD；2计算机辅助工程设计CAE；3电子设计自动化EDA。50、EDA软件系统包括：设计输入子模块,设计数据库子模块，分析验证子模块，综合仿真子模块，布局布线子模块。51、EDA工具的发展趋势：设计输入工具的发展趋势具有混合信号处理能力的EDA工具更为有效的仿真工具的发展更为理想的设计综合工具的发展。EDA的工程设计流程：源程序的编辑和编译逻辑综合和优化目标器件的布线/适配目标器件的编程/下载设计过程中的有关仿真硬件仿真/硬件测试52、设计一个数字系统时，采用该

19、模型的优点是:把数字系统划分为数据处理子系统和控制子系统两个主要部分，使设计者面对的电路规模减小，二者可以分别设计。数字系统中控制子系统的逻辑关系比较复杂，将其独立划分出来后，可突出设计重点和分散设计难点。当数字系统划分为控制子系统和数据处理子系统后，逻辑分工清楚，各自的任务明确，这可以使电路的设计，调测和故障处理都比较方便。53、数字系统设计方法：模块设计法，自顶向下设计法，自底向上设计法。准则:分割准则系统的可观测性同步和异步电路最优化设计系统设计的艺术。步骤:系统任务的分析确定逻辑算法建立系统及子系统模型系统逻辑描述逻辑电路级设计及系统仿真系统的物理实现。54、VHDL的优点:1,与其他

20、硬件描述语言相比，VHDL具有更强的行为描述能力。2,VHDL语言具有丰富的方真语句和库函数。3,VHDLVHDL语句的行为描述能力和程序结构，决定了它具有支持大规模设计的分解和已有设计的再利用功能。4，用VHDL完成一个确定的设计，可以用EDA工具进行逻辑综合和优化，并自动把VHDL描述设计转述成门级网表。5,VHDL对设计的描述具有相对独立性。6,VHDL具有类属描述语句和子程序调用等功能。55、实体和结构体的功能关系:实体是一个设计实体的表层设计单元，其功能是对这个设计实体与外部电路进行接口描述。结构体用来描述设计实体的内部结构和实体口之间的逻辑关系,在电路上相当于器件的内部电路结构。结

21、构体的组成:信号声明部分和功能描述语句部分。实体的组成:声明部分和结构体56、信号和变量的区别：从行为仿真和VHDL语句功能上来看，信号和变量的区别表现在接受和保持信息的方式，信息保持与传递的区域大小上。例如：信号可以设置延时量，而变量不能；变量只能作为局部的信息载体，而信号可以作为模块的信息载体；变量的设置有时是一种过渡，最后的信息传输和界面间的通信都靠信号来完成。以综合后所对应的硬件电路结构来看，信号一般将对应更多的硬件结构。但在多数情况下信号和变量并没有本质的区别57、VHDL文字主要包括数值和标识符标识符用来定义变量，常量，信号，端口，子程序或参数的名字。由英文字母开头，不以下划线结尾

22、，中间可以有数字，不连续使用下划线结构体：是用于描述设计实体的内部结构以及实体端口间的逻辑关系。逻辑适配:是将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配置，逻辑分割、逻辑优化、布线与操作等，配置于指定的目标操作中产生最终的下载文件如：JEPEC格式的文件。逻辑综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定硬件结构用某种网表文件的方式联系起来。显然，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件。逻辑适配：适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。适配所选定的目标器件（FPGA/CPLD芯片）必须属于原综合器指定的目标器件系列。行为仿真