《数字逻辑及实验》ppt课件

1、本章错误本章错误2010华东师范大学计算机系1 P354 图图8-41： “与非门与非门”U3C删除删除 8 异步时序电路异步时序电路 组合逻辑组合逻辑 电路电路数字逻辑数字逻辑 同步时序同步时序电路电路 逻辑电路逻辑电路 时序逻辑时序逻辑 电路电路 基本模式基本模式 异步时序异步时序 （电平）（电平） 逻辑电路逻辑电路 脉冲模式脉冲模式2010华东师范大学计算机系28 异步时序电路异步时序电路 特点：特点： 同步电路：电路有统一时钟，状态改变取决同步电路：电路有统一时钟，状态改变取决 于时钟脉冲的触发。于时钟脉冲的触发。 内部时延不得超过下一时钟脉内部时延不得超过下一时钟脉 冲的到达时间。冲

2、的到达时间。 异步电路：电路无统一时钟，电路状态的改异步电路：电路无统一时钟，电路状态的改 变由输入信号的变化直接引起。变由输入信号的变化直接引起。 速度快速度快 但设计相对困难但设计相对困难2010华东师范大学计算机系38 异步时序电路异步时序电路8.1 基本模式和脉冲模式的异步时序机基本模式和脉冲模式的异步时序机8.2 异步时序机分析异步时序机分析8.3 异步时序机设计方法异步时序机设计方法8.4 数据同步数据同步8.58.5 异步时序电路的混合工作模式异步时序电路的混合工作模式2010华东师范大学计算机系48 异步时序电路异步时序电路8.1 基本模式和脉冲模式的异步时序机基本模式和脉冲模

3、式的异步时序机2010华东师范大学计算机系58.1 基本模式和脉冲模式的异步时序机基本模式和脉冲模式的异步时序机一、异步时序机基本模型一、异步时序机基本模型 图图8-1 两种模式的设计过程类似于同步电路两种模式的设计过程类似于同步电路 不同之处：不同之处： 对于时间和输入变量有限制对于时间和输入变量有限制 基本模式基本模式 仅当电路处于稳定状态时，异步电仅当电路处于稳定状态时，异步电 路的输入才能发生变化；路的输入才能发生变化； 输入采用电平方式，同一时刻只能输入采用电平方式，同一时刻只能 有一个输入发生变化。有一个输入发生变化。 2010华东师范大学计算机系6一、异步时序和基本模型一、异步时

4、序和基本模型 脉冲模式脉冲模式 同一时刻仅一个输入脉冲发生变化同一时刻仅一个输入脉冲发生变化 输入脉冲脉宽要求：输入脉冲脉宽要求： 脉宽能保证电路的输入响应脉宽能保证电路的输入响应 脉冲在新的辅助态建立后应撤脉冲在新的辅助态建立后应撤 消消 2010华东师范大学计算机系78.1 基本模式和脉冲模式的异步时序机基本模式和脉冲模式的异步时序机二、总态二、总态描述异步时序机的行为描述异步时序机的行为 总态与输入有关，记为总态与输入有关，记为：（：（I I，S S） 总态可以是稳态或不稳定状态总态可以是稳态或不稳定状态 基本模式的时序机要求电路到达稳定总基本模式的时序机要求电路到达稳定总 态之前，输入

5、态之前，输入I I不能发生变化。不能发生变化。2010华东师范大学计算机系8辅助态辅助态8 异步时序电路异步时序电路8.1 基本模式和脉冲模式的异步时序机基本模式和脉冲模式的异步时序机8.2 异步时序机分析异步时序机分析2010华东师范大学计算机系98.2 异步时序机分析异步时序机分析一、基本模式异步时序电路分析方法一、基本模式异步时序电路分析方法 一般形式一般形式 图图8-3 门电路带反馈组成，输入为电平信号门电路带反馈组成，输入为电平信号 由于反馈回路的存在，输出状态经由于反馈回路的存在，输出状态经t 延迟后将形成二次状态，引起电路的延迟后将形成二次状态，引起电路的 进一步变化。变化可反复

6、进行多次，进一步变化。变化可反复进行多次， 直至达到稳态。直至达到稳态。 描述工具描述工具 流程表流程表描述电路状态的转换描述电路状态的转换 电路状态用总态（电路状态用总态（I I，S S）表示）表示2010华东师范大学计算机系108.2 异步时序机分析异步时序机分析例例1 1）分析图）分析图8-38-3电路电路（1 1）输入变量：）输入变量：I I1 1、I I0 0 状态变量：状态变量：X X1 1、X X0 0 输出变量：输出变量：Z Z（2 2）导出电路次态函数：）导出电路次态函数： X1+=X0I1+X1I0 X0+=X1I1I0+X1X0I0+X0I1 导出输出函数导出输出函数 Z

7、=(X0I1)2010华东师范大学计算机系11例例1 1）分析图）分析图8-38-3电路电路（3 3）建立流程表）建立流程表 X1+=X0I1+X1I0 X0+=X1I1I0+X1X0I0+X0I1 Z=（X0I1）2010华东师范大学计算机系12X1 X0X1+ X0+ / ZI1I0=00I1I0=01I1I0=11I1I0=100 00 1111 000 / 100 / 100 / 100 / 101 / 101 / 110 / 110 / 100 / 111 / 011 / 010 / 100 / 111 / 011 / 000 / 1 设：电路初态为设：电路初态为 X X1 1X X

8、0 0=00=00 输入序列为输入序列为 I I1 1I I0 0=00,01,11,01,00=00,01,11,01,00 描述电路工作的状态流程描述电路工作的状态流程稳定态：稳定态：X=X+例例1 1）分析图）分析图8-38-3电路电路输入改变仅引起总态在流程表中作相邻项的水平移动输入改变仅引起总态在流程表中作相邻项的水平移动二次状态的改变仅引起总态在表中做垂直移动，直至二次状态的改变仅引起总态在表中做垂直移动，直至 达到稳态达到稳态2010华东师范大学计算机系1300 / 111 / 011 / 000 / 100 / 111 / 011 / 010 / 101 / 101 / 110

9、 / 110 / 100 / 100 / 100 / 100 / 10 00 1111 0I1I0=10I1I0=11I1I0=01I1I0=00X1+ X0+ / ZX1 X0 总态图：总态图： I1I0： 00 01 11 01 00 (I1I0，X1X0): (00,00)(01,00)(11,01)(01,11)(00,10) (01,01)(11,11)(01,10)(00,00)例例1 1）分析图）分析图8-38-3电路电路设：电路初态为设：电路初态为 X1X0=00 输入序列为输入序列为 I1I0=00,10,11,01,11,01,00,10 描述电路工作的状态流程描述电路工作

10、的状态流程2010华东师范大学计算机系14X1 X0X1+ X0+ / ZI1I0=00I1I0=01I1I0=11I1I0=100 00 1111 000 / 100 / 100 / 100 / 101 / 101 / 110 / 110 / 100 / 111 / 011 / 010 / 100 / 111 / 011 / 000 / 1 I1I0: 00 10 11 01 11 01 00 10(I1I0,X1X0): (00,00)(10,00)(11,00)(01.00)(11,01)(01,11)(00,10)(10,00) (01,01)(11,11)(01,10)(00,00)

11、例例1 1）分析图）分析图8-38-3电路电路练习：设电路初态为练习：设电路初态为 X1X0=01 输入序列为输入序列为 I1I0=01,00,10,11,01,00 描述电路工作的状态流程描述电路工作的状态流程2010华东师范大学计算机系15X1 X0X1+ X0+ / ZI1I0=00I1I0=01I1I0=11I1I0=100 00 1111 000 / 100 / 100 / 100 / 101 / 101 / 110 / 110 / 100 / 111 / 011 / 010 / 100 / 111 / 011 / 000 / 1 I1I0: 01 00 10 11 01 00 (I

12、1I0,X1X0): (01,01) (00,01) (10,00) (11,00) (11,00) (00,01) (00,00) (01,01) (00,00)例例1 1）分析图）分析图8-38-3电路电路设：电路初态为设：电路初态为 X1X0=00 输入序列为输入序列为 I1I0=00,10,11,01,11,01,00,10 描述电路工作的状态流程描述电路工作的状态流程2010华东师范大学计算机系16X1 X0X1+ X0+ / ZI1I0=00I1I0=01I1I0=11I1I0=100 00 1111 000 / 100 / 100 / 100 / 101 / 101 / 110

13、/ 110 / 100 / 111 / 011 / 010 / 100 / 111 / 011 / 000 / 1 I1I0: 00 10 11 01 11 01 00 10(I1I0,X1X0): (00,00)(10,00)(11,00)(01.00)(11,01)(01,11)(00,10)(10,00) (01,01)(11,11)(01,10)(00,00)例例1 1）分析图）分析图8-38-3电路电路 时序图时序图 图图8-5I I1 1电平每电平每75ns75ns翻转一次翻转一次（t ta a t tc c t te e t th h）I I0 0电平在电平在135ns135ns

14、处处(t(tb b) )升为高电平，在升为高电平，在335ns335ns处处(t(tk k) ) 降为低电平，后又经降为低电平，后又经135ns135ns变高，经变高，经200ns200ns变低变低 输入输入0101时，时，X X0 0经经3 3级门级门45ns45ns延迟达到稳态延迟达到稳态 t tc c t te e=75ns t=75ns tc c t td d（45ns45ns）达到稳态）达到稳态 输入输入1111、0000时，时，X X1 1经经2 2级门级门30ns30ns延迟，达延迟，达 到稳态到稳态 t te e t th h=75ns t=75ns te e t tg g(3

15、0ns)(30ns)达到稳态达到稳态 t tk k t tm m=40ns t=40ns tk k t tl l(30ns)(30ns)达到稳态达到稳态 2010华东师范大学计算机系17例例1 1）分析图）分析图8-38-3电路电路 时序图时序图 图图8-5 输入输入0101时，时，X X0 0经经2 2级门级门30ns30ns延迟达到稳态延迟达到稳态 t th h t tk k=35ns t=35ns th h t tj j(30ns)(30ns)到达稳态到达稳态 达到稳定后到输入发生变化仅达到稳定后到输入发生变化仅5ns5ns的时间，的时间， 若电路延迟时间超过若电路延迟时间超过35ns3

16、5ns，则，则X X1 1X X0 0不能达不能达 到稳定输出。到稳定输出。 输入输入1111，0101时，时，Z Z经经1 1级门级门15ns15ns延迟达到稳延迟达到稳 态态2010华东师范大学计算机系18 重点考虑，异步时序电路设计中，时间重点考虑，异步时序电路设计中，时间 问题至关重要，否则不能正常工作。问题至关重要，否则不能正常工作。8.2 异步时序机分析异步时序机分析二、脉冲模式异步时序电路分析方法二、脉冲模式异步时序电路分析方法 特点：特点： 输入为脉冲信号输入为脉冲信号 存储单元为锁存器、触发器存储单元为锁存器、触发器2010华东师范大学计算机系19例例2）分析图）分析图8-8

17、电路电路（1 1）存储电路：）存储电路：R-SR-S锁存器锁存器 输入变量：输入变量：X X、Y Y、Z Z、ECEC 输出变量：输出变量：ERRERR 状态变量：状态变量：A A、B B例例2 2）分析图）分析图8-88-8电路电路（2 2）激励函数：）激励函数： SA=(Y+Z) SB=(AX) RA=(EC) RB=(EC+AZ) 输出函数：输出函数： ERR=EC(B)2010华东师范大学计算机系20（3）电路次态方程）电路次态方程 S-R：Qt+1=S+RQt A+=Y+Z+(EC)A B+=AX+(EC+AZ)B =AX+(EC)AB+(EC)ZB例例2 2）分析图）分析图8-88

18、-8电路电路（4 4）状态转移表）状态转移表 因为脉冲模式电路任一时刻只允许单个因为脉冲模式电路任一时刻只允许单个输入发生变化，所以状态转换表可简化。输入发生变化，所以状态转换表可简化。 次态方程次态方程 状态转移表状态转移表 输出函数输出函数2010华东师范大学计算机系21QAQBQA+ QB+ / ERRXYZEC0001111001/001/011/010/010/011/011/010/010/010/011/010/000/100/000/000/1S0S1S2S3例例2 2）分析图）分析图8-88-8电路电路（5）建立流程表）建立流程表2010华东师范大学计算机系22SS+ / E

19、RRXYZECS0S1S2S3S1 / 0S1 / 0S2 / 0S3 / 0S3 / 0S2 / 0S2 / 0S3 / 0S3 / 0S3 / 0S2 / 0S3 / 0S0 / 1S0 / 0S0 / 0S0 / 1（6）状态图）状态图S0S1S2S3EC/1X/0(Y+Z)/0X/0Y/0Z/0EC/0(X+Y+Z)/0EC/0(X+Y+Z)/0EC/1例例2 2）分析图）分析图8-88-8电路电路（7 7）时序图）时序图2010华东师范大学计算机系23XYZECABERRS0S1S2S2S0S1S3S0二、脉冲模式异步时序电路分析方法二、脉冲模式异步时序电路分析方法例例3 3）分析图

20、）分析图8-138-13电路电路（1）存储电路：）存储电路：R-S锁存器锁存器 输入变量：输入变量：X、Y、Z、W 输出变量：输出变量：P 状态变量：状态变量：Q2、Q12010华东师范大学计算机系24（2 2）激励函数：）激励函数： R1=Z R2=(Z+YQ1) S1=(X+Y) S2=(WQ1) 输出函数：输出函数： P=Q2Z例例3 3）分析图）分析图8-138-13电路电路（3）电路次态方程）电路次态方程 S-R：Q+=S+RQ Q1+=X+Y+ZQ1 Q2+=WQ1+(Z+YQ1)Q2 =WQ1+ZYQ2+ZQ1Q2 P=Q2Z2010华东师范大学计算机系25(4) (4) 状态转

21、移表状态转移表 表表8-28-2 状态图状态图 图图8-148-14二、脉冲模式异步时序电路分析方法二、脉冲模式异步时序电路分析方法例例4 4）分析下列异步时序机）分析下列异步时序机2010华东师范大学计算机系26X Q Q K J3 Q Q K J2 Q Q K J1“1”Z例例4 4）（1）存储电路：）存储电路：J-K触发器触发器 输入变量：输入变量：X 输出变量：输出变量：Z 状态变量：状态变量：Q3、Q2、Q12010华东师范大学计算机系27（2 2）激励函数：）激励函数： J1=K1=1 J2=K2=1 J3=K3=1 CP1=X CP2=Q1 CP3=Q2 输出函数：输出函数： Z

22、=XQ3Q2Q1翻转条件翻转条件翻转时间翻转时间例例4 4）（3）电路次态方程）电路次态方程 J-K：Q+=(JQ+KQ)CP Q1+=Q1(X) Q2+=Q2(Q1) Q3+=Q3(Q2) Z=XQ3Q2Q12010华东师范大学计算机系28(4) (4) 状态转移表状态转移表脉冲脉冲XQ3Q2Q1Q3+Q2+Q1+Z12345678111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000000101010101001100110000111J1=K1=1 J2=K2=1 J3=K3=1CP1=X CP2=Q1 CP3=Q2例例4 4）（5）状

23、态图）状态图 2010华东师范大学计算机系290001111101010100010111001/01/01/01/01/01/01/01/1X/Z（6）功能分析）功能分析 1 2 3 4 5 6 7 8XQ1Q2Q3Z为八进制减法计数器，为八进制减法计数器，Z为借位输出为借位输出8 异步时序电路异步时序电路8.1 基本模式和脉冲模式的异步时序机基本模式和脉冲模式的异步时序机8.2 异步时序机分析异步时序机分析8.3 异步时序机设计方法异步时序机设计方法2010华东师范大学计算机系308.3 异步时序机设计方法异步时序机设计方法 设计步骤：设计步骤：(1) 分析需求，建立流程表分析需求，建立流

24、程表(2)(2) 状态化简，建立合并流程表状态化简，建立合并流程表(3)(3) 状态分配状态分配(4)(4) 得出激励函数和输出函数得出激励函数和输出函数(5)(5) 实现电路实现电路(6)(6) 分析、测试分析、测试 2010华东师范大学计算机系318.3 异步时序机设计方法异步时序机设计方法 一、建立流程表一、建立流程表例例8-1）建立边沿触发的）建立边沿触发的R-S触发器的流程表。触发器的流程表。j 输入变量输入变量R R、S S（两输入不能同时发生变化）（两输入不能同时发生变化） 输出变量输出变量Q Qk 建立完全状态图（原始状态图）建立完全状态图（原始状态图） 图图8-178-17

25、A A：初始状态：初始状态 B B：A A状态输入信号状态输入信号S S有效有效置置“1” C C：A A状态输入信号状态输入信号R R有效有效复复“0” D D：B B状态输入信号状态输入信号S S撤销撤销置置“1”保持保持 E E：输入信号：输入信号S S有效后有效后R R也有效也有效稳定后复稳定后复“0” 。2010华东师范大学计算机系32例例8-1）建立边沿触发的）建立边沿触发的R-S触发器的流程表。触发器的流程表。l 建立原始流程表建立原始流程表 表表8-48-4m 状态化简状态化简 2010华东师范大学计算机系33A B C D E F G CH EF EF BG CH EF EF

26、 BG BCDEFGHHABCDEFGA,CB,DE,GF,HA,CB,DE,GF,H S S0 0 S S1 1 S S2 2 S S3 3建立合并流程表建立合并流程表 表表8-58-5 简化状态图简化状态图 图图8-208-208.3 异步时序机设计方法异步时序机设计方法 二、状态分配二、状态分配 关键：避免状态竞争关键：避免状态竞争 竞争竞争有两个或两个以上的状态变量发有两个或两个以上的状态变量发 生变化时，可能存在竞争。生变化时，可能存在竞争。 非临界竞争非临界竞争经状态变化后最终能到达经状态变化后最终能到达 正确的下一稳定状态，而与状态正确的下一稳定状态，而与状态 变量的变化次序无关

27、。变量的变化次序无关。 表表8-6：状态的迁移路径取决于：状态的迁移路径取决于F1和和F2的变的变 化次序，但最终达到一个稳态（化次序，但最终达到一个稳态（11,01） F1先变化：先变化：00,0000,0101,0111,01 F2先变化：先变化：00,0000,0110,0111,012010华东师范大学计算机系34(S,I)二、状态分配二、状态分配 临界竞争临界竞争由于状态变量变化的次序不同，由于状态变量变化的次序不同， 最终无法到达稳定的下一状态。最终无法到达稳定的下一状态。 表表8-7：根据状态变量变化的先后次序，将会：根据状态变量变化的先后次序，将会 导致三种不同的状态迁移结果。

28、导致三种不同的状态迁移结果。 F2F1同时变化：同时变化：00,0000,0111,01 F2先变化：先变化： 00,0000,0110,01 F1先变化：先变化： 00,0000,0101,01 循环循环异步时序机在一系列不稳定状态间迁异步时序机在一系列不稳定状态间迁 移称为循环，循环可能无休止进行。移称为循环，循环可能无休止进行。 表表8-8：11,0111,1110,1100,1101,11 10,11作无休止循环作无休止循环2010华东师范大学计算机系35二、状态分配二、状态分配 非临界竞争的存在不会影响电路的正确工作非临界竞争的存在不会影响电路的正确工作 临界竞争的存在会导致电路状态

29、转换的不可临界竞争的存在会导致电路状态转换的不可预测，设计中必须设法消除。预测，设计中必须设法消除。 存在临界竞争的两个条件：存在临界竞争的两个条件： jj 两个或两个以上的状态变量同时发生变化；两个或两个以上的状态变量同时发生变化； kk 输入变化后所在的列有两个或两个以上的输入变化后所在的列有两个或两个以上的 稳定状态。稳定状态。2010华东师范大学计算机系36二、状态分配二、状态分配 避免临界竞争的状态分配方法：避免临界竞争的状态分配方法： jj 共享行状态分配共享行状态分配 kk 多行状态分配多行状态分配 ll “单活跃态单活跃态”状态分配状态分配 目标：目标： 合理的状态分配方案，以

30、避免竞争合理的状态分配方案，以避免竞争 2010华东师范大学计算机系37二、状态分配二、状态分配（一）共享行状态分配（一）共享行状态分配 方法：方法： 作状态转换图作状态转换图找出有相邻转换关系的找出有相邻转换关系的 状态状态 状态分配：注意具有相邻转换关系的状状态分配：注意具有相邻转换关系的状 态，变量只能有一位发生变态，变量只能有一位发生变 化，从而避免竞争化，从而避免竞争2010华东师范大学计算机系38（一）共享行状态分配（一）共享行状态分配例例5）对表）对表8-9流程图作状态分配流程图作状态分配jj 状态转换图状态转换图 图图8-22k 状态分配状态分配 保证每次状态转换仅一位状态变量

31、发生变化，保证每次状态转换仅一位状态变量发生变化，表表8-10中中S1S2不能满足要求不能满足要求l 增加过渡状态避免竞争增加过渡状态避免竞争 在在S1和和S2间增加新状态间增加新状态S3，以消除潜在的临界，以消除潜在的临界竞争竞争 图图8-23 表表8-11mm 修改流程表，建立扩展流程表修改流程表，建立扩展流程表 表表8-122010华东师范大学计算机系39（一）共享行状态分配（一）共享行状态分配例例6）分析表）分析表8-13流程表流程表 jj 分析：状态在不同输入下的次态存在两个分析：状态在不同输入下的次态存在两个 稳定的状态，可能存在临界竞争稳定的状态，可能存在临界竞争 S1,S2；

32、S0,S2; S1,S3; S0,S3 kk 画出状态转换图画出状态转换图 图图8-24 分配状态变量，分配状态变量，保证每次状态转换仅一位保证每次状态转换仅一位 状态变量发生变化状态变量发生变化 插入新状态插入新状态A、B、C 图图8-26 ll 建立扩展流程表建立扩展流程表 表表8-142010华东师范大学计算机系40（一）共享行状态分配（一）共享行状态分配 和组合逻辑电路消除险象类似和组合逻辑电路消除险象类似 为简化电路消除多余状态为简化电路消除多余状态 为使电路可靠工作增加空状态为使电路可靠工作增加空状态2010华东师范大学计算机系41二、状态分配二、状态分配（二）多行状态分配（二）多

33、行状态分配 将流程表中的每一行拆成两行：将流程表中的每一行拆成两行： 每一新行或总态等价于拆分前的原始状态，每一新行或总态等价于拆分前的原始状态， 如如a=a1=a2 a1的状态编码是的状态编码是a2补补 四行流程表的通用状态分配：四行流程表的通用状态分配： 图图8-278-27 表表8-158-15 八行流程表的通用状态分配：八行流程表的通用状态分配： 图图8-288-282010华东师范大学计算机系42（二）多行状态分配（二）多行状态分配 利用四行通用状态分配技术对表利用四行通用状态分配技术对表8-13进行进行 扩展扩展 表表8-16 表中带圆圈的序号相反，目的即选择一位表中带圆圈的序号相

34、反，目的即选择一位 状态变量发生变化状态变量发生变化2010华东师范大学计算机系43二、状态分配二、状态分配（三）（三）“单活跃单活跃”状态分配状态分配 增加多余状态，使状态转换时只有单个状态变增加多余状态，使状态转换时只有单个状态变 量发生变化。量发生变化。 表表8-17流程表：流程表： 现态现态a，输入，输入01时，次态为时，次态为b 两位状态变量发生变化两位状态变量发生变化 增加增加Q状态，使状态，使Q与与a仅一位状态变量发生仅一位状态变量发生 变化，变化，Q与与b也仅一位状态变量发生变化也仅一位状态变量发生变化 ， 从而消除竞争从而消除竞争 同理增加同理增加R R、S S、T T、U

35、U状态。状态。 2010华东师范大学计算机系448.3 异步时序机设计方法异步时序机设计方法 三三、异步时序机设计举例、异步时序机设计举例 设计问题设计问题1 1）设计电路图，实现图）设计电路图，实现图8-308-30波形波形 分析：输入信号分析：输入信号C C、S S为电平信号为电平信号 该时序机为基本模式时序机该时序机为基本模式时序机 建立状态图建立状态图 图图8-318-31 初始态：初始态： S0 (SC) ) 准备态：准备态： S1 SC 接收接收C上升沿：上升沿：S2 SC 输出输出=H 等待等待C下降沿：下降沿：S3 SC 输出输出=L S=L回到回到S02010华东师范大学计算

36、机系45设计问题设计问题1 1）设计电路图，实现图）设计电路图，实现图8-308-30波形波形 建立原始流程表建立原始流程表 表表8-198-19 状态化简（本例无冗余状态）状态化简（本例无冗余状态） 状态分配状态分配采用共享行状态分配采用共享行状态分配 建立状态转换图建立状态转换图 图图8-328-32 建立状态转移表建立状态转移表 表表8-208-20 卡诺图化简卡诺图化简 图图8-338-33 电路次态方程和输出函数表达式电路次态方程和输出函数表达式 P351P351 电路实现电路实现 图图8-348-34 分析电路工作状态分析电路工作状态时序图时序图 图图8-358-352010华东师

37、范大学计算机系46三三、异步时序机设计举例、异步时序机设计举例 设计问题设计问题2 2）设计异步时序电路）设计异步时序电路 要求：两个输入端要求：两个输入端X X1 1和和X X2 2，一个输出端，一个输出端Z Z 当当X X1 1=0=0时，时，Z=0Z=0； 当当X X1 1=1=1时，时，X X2 2的第一个跳变将使的第一个跳变将使Z Z从从 “ “0”0”变为变为“1”1”； 仅当仅当X X1 1=0=0时，时，Z Z才反转为才反转为“0”0”。 建立时序图：建立时序图： 2010华东师范大学计算机系47该时序机为基本模式时序机该时序机为基本模式时序机X2X1ZABCEFDFE0001

38、00010111011110设计问题设计问题2 2）设计异步时序电路）设计异步时序电路 建立原始状态图建立原始状态图 图图8-378-37 建立原始流程表建立原始流程表 表表8-218-21 状态化简状态化简 . . 隐含表化简：隐含表化简：2010华东师范大学计算机系48DECFCFDEBCDEFA B C D E相容对：相容对：A,BA,CB,DE,F设计问题设计问题2 2）设计异步时序电路）设计异步时序电路. . 合并图：合并图：2010华东师范大学计算机系49ABCDEF最大相容类：最大相容类：A,C B,D E,F S0 S1 S2. . 简化流程表简化流程表 表表8-228-22.

39、 . 简化状态图简化状态图 图图8-398-39相容对：相容对：A,BA,CB,DE,F设计问题设计问题2 2）设计异步时序电路）设计异步时序电路 状态分配状态分配无临界竞争的状态分配无临界竞争的状态分配 . . 建立状态转换图建立状态转换图 插入必要的新状态插入必要的新状态S S3 3 图图8-408-40 分配状态变量分配状态变量 . . 建立扩展流程表建立扩展流程表 表表8-238-23 . . 建立状态转换表建立状态转换表 表表8-248-242010华东师范大学计算机系50设计问题设计问题2 2）设计异步时序电路）设计异步时序电路 卡诺图化简卡诺图化简 电路次态方程电路次态方程 输出

40、函数输出函数2010华东师范大学计算机系51d1011111d110110010110100F2F1X2X1d1111011111d11010010110100F2F1X2X1F2+=F2X1+F2F1X2+F1X2X1+F1X2X1F1+=F1X1+F2X2+X2X1设计问题设计问题2 2）设计异步时序电路）设计异步时序电路 逻辑图逻辑图 图图8-418-412010华东师范大学计算机系52dd10d1d11d1d01dd0010110100F2F1X2X1Z=F2 分析电路工作时序分析电路工作时序 图图8-428-42、图、图8-438-438 异步时序电路异步时序电路8.1 基本模式和脉

41、冲模式的异步时序机基本模式和脉冲模式的异步时序机8.2 异步时序机分析异步时序机分析8.3 异步时序机设计方法异步时序机设计方法8.4 数据同步数据同步2010华东师范大学计算机系538.4 数据同步数据同步 实现模块间的通信同步实现模块间的通信同步一、数据同步器一、数据同步器 方法：采用图方法：采用图8-44电路电路 功能：用模块时钟同步异步输入的数据功能：用模块时钟同步异步输入的数据 工作时序工作时序 图图8-45 数据异步输入数据异步输入可能在任何时候发生变化，可能在任何时候发生变化， 与模块时钟无关。与模块时钟无关。 BasyBasy 经模块时钟同步后，产生同步数据，供本模块经模块时钟

42、同步后，产生同步数据，供本模块 使用。使用。 Bsyn Bsyn 2010华东师范大学计算机系548.4 数据同步数据同步 需解决的问题：需解决的问题： 当建立和保持时间要求不满足时，简单的同当建立和保持时间要求不满足时，简单的同步电路就会出现亚稳定性问题。步电路就会出现亚稳定性问题。 图图8-47 解决方法：解决方法： 采用二级触发器同步采用二级触发器同步 图图8-46 QA输出在下一个输出在下一个CLK到来之前已从亚稳到来之前已从亚稳 定状态中恢复，保证打入定状态中恢复，保证打入B触发器的数据触发器的数据 是稳定的；是稳定的； CLK频率受频率受QA达到稳定状态时间的限制，达到稳定状态时间的限制， 时间越长，频率越低。时间越长，频率越低。2010华东师范大学计算机系558.4 数据同步数据同步 两种同步器比较两种同步器比较 后者数据延迟一拍，但避免了亚稳定状态，后者数据延迟一拍，但避免了亚稳定状态， 数据稳定。数据稳定。 中