第3章逻辑门电路

1、 实现基本逻辑运算和常用复合逻辑运算的电子电路实现基本逻辑运算和常用复合逻辑运算的电子电路与与 或或 非非 与与 非非 或或 非非 异或异或与或非与或非与与 门门或或 门门非非 门门与与 非非 门门或或 非非 门门异或门异或门与或非门与或非门分立元件门电路和集成门电路分立元件门电路和集成门电路1. 分立元件门电路分立元件门电路用分立的元器件和导线连接起来构成的门电路。用分立的元器件和导线连接起来构成的门电路。2. 集成门电路集成门电路 把构成门电路的元器件和连线，都制作在一块半把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。导体芯片上，再封装起来。常用：常用：CMOS 和和

2、TTL 集成门电路集成门电路数字集成电路的集成度数字集成电路的集成度一块芯片中含有等效逻辑门或元器件的个数一块芯片中含有等效逻辑门或元器件的个数小规模集成电路小规模集成电路 SSI(Small Scale Integration) 10 门门/ /片片或或 10 000 门门/ /片片或或 100 000 元器件元器件/ /片片. 3. 3 TTL逻辑门逻辑门 重点重点: : 1 1.各种门的逻辑功能各种门的逻辑功能; ; 2 2.TTLTTL门外特性的理解、掌握和运用。门外特性的理解、掌握和运用。 难点难点: : 1 1.CMOS门电路的工作原理与外特门电路的工作原理与外特性性的理解。的理解

3、。3.1.1 理想开关的开关特性理想开关的开关特性3.1.2 半导体二极管的开关特性半导体二极管的开关特性3.1.3 晶体三极管的开关特性晶体三极管的开关特性3.1.1 理想开关的开关特性理想开关的开关特性一、一、 静态特性静态特性 断开断开 0 OFFOFF IR， 闭合闭合 0 0AKON UR，SAKS 可由可由二极管二极管、三极管三极管或或 MOS 管实现管实现SAK二、动态特性二、动态特性 开通时间：开通时间：0on t 关断时间：关断时间：0off t闭合）闭合）（断开（断开断开）断开）（闭合（闭合普通开关：普通开关：静态特性好，动态特性差静态特性好，动态特性差半导体开关：半导体开

4、关：静态特性较差，动态特性好静态特性较差，动态特性好1. 逻辑变量与两状态开关逻辑变量与两状态开关低电平低电平 高电平高电平 断开断开闭合闭合高电平高电平 3 V低电平低电平 0 V数字电路数字电路:通过电子开关通过电子开关 S 的两种状态的两种状态( (开或关开或关) )获得高、低电平，用来表示获得高、低电平，用来表示 1 或或 0。3VIuSOu3VIuSOuIuSOu逻辑状态逻辑状态1001S 可由可由二极管二极管、三极管三极管或或 MOS 管实现管实现2. 高、低电平与正、负逻辑高、低电平与正、负逻辑负逻辑负逻辑正逻辑正逻辑0V5V1.8V0.8V 高电平和低电平是两个不同的可以截然区

5、别高电平和低电平是两个不同的可以截然区别开来的电压范围。开来的电压范围。010V5V1.8V0.8V103. 1. 2 晶体二极管的开关特性晶体二极管的开关特性1. 静态特性静态特性1) 外加正向电压外加正向电压( (正偏正偏) )二极管导通二极管导通( (相当于开关闭合相当于开关闭合) ) V7 . 0D U2) 外加反向电压外加反向电压( (反偏反偏) ) V5 . 0 DU二极管截止二极管截止( (相当于开关断开相当于开关断开) ) 0D I硅二极管伏安特性硅二极管伏安特性阴极阴极A阳极阳极KPN结结- -AK+ +DUDIP区区N区区+- - - - -正向正向导通区导通区反向反向截止

6、区截止区反向反向击穿区击穿区0.5 0.7/ /mADI/ /V0(BR)UDUD+ +- -Iu+ +- -Ou二极管的开关作用：二极管的开关作用： 例例 V2L II UuuO = 0 VV3H II UuuO = 2.3 V电路如图所示，电路如图所示，V3 V 2I或或 u试判别二极管的工作试判别二极管的工作状态及输出电压。状态及输出电压。二极管截止二极管截止二极管导通二极管导通 解解 D0.7 V+ +- -2. 动态特性动态特性1) 二极管的电容效应二极管的电容效应势垒电容势垒电容 C B扩散电容扩散电容 C D2) 二极管的开关时间二极管的开关时间ontofft电容效应使二极管电容

7、效应使二极管的通断需要的通断需要一段延一段延迟时间才能完成迟时间才能完成tIuDit00( (反向恢复时间反向恢复时间) )ns 5)(rroffontttton 开通时间开通时间toff 关断时间关断时间正向（饱和）电流愈正向（饱和）电流愈大大，电荷消散所需的电荷消散所需的也愈也愈长长。产生反向恢复的过程产生反向恢复的过程的原因：的原因：存储电荷消散存储电荷消散需要时间。需要时间。反向恢复时间一般在反向恢复时间一般在纳秒纳秒数量级数量级。 P区区 N区区 势势垒垒区区 + - P区区的的电电子子浓浓度度分分布布 N区区的的空空穴穴浓浓度度分分布布 一、静态特性一、静态特性NPN3. 1. 3

8、 晶体三极管的开关特性晶体三极管的开关特性发射结发射结集电结集电结发射极发射极emitter基极基极base集电极集电极collectorbiBiCec( (电流控制型电流控制型) )1. 结构、符号和输入、输出特性结构、符号和输入、输出特性( (2) ) 符号符号NNP( (Transistor) )( (1) ) 结构结构( (3) ) 输入特性输入特性CE)(BEBuufi (4) 输出特性输出特性B)(CECiufi iC / mAuCE /V50 A40A30 A20 A10 AiB = 00 2 4 6 8 4321放大区放大区截止区截止区饱饱和和区区0CE uV1CE u0uBE

9、 /ViB / A(a)(a)放大放大iB 0, iC 0发射结正偏发射结正偏, ,集电结反偏集电结反偏i C= iB(b)(b)截止截止发射结发射结反反偏偏, ,集电结反偏集电结反偏死区电压BEU(c)(c)饱和饱和发射结正偏发射结正偏, ,集电结正偏集电结正偏先求集电极临界饱和电流先求集电极临界饱和电流VUUVU3 . 07 . 0CESCEBECCCCCESCCCSRVRUVICSCII判断三极管饱和导通的条件判断三极管饱和导通的条件三极管饱和三极管饱和 当当或或CCCCCESCCBSRVRUVIBSBII (d) 三极管的开关特性三极管的开关特性饱和饱和3V0VuO 0uO UCC+U

10、CCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V2. 开关应用举例开关应用举例 V2 )1(L II Uu V3 )2(H II Uu发射结反偏发射结反偏 T 截止截止0 0CB ii V12CCO Vu发射结正偏发射结正偏 T 导通导通+ RcRb+VCC (12V)+uo iBiCTuI3V-2V2 k 100 2.3 k 放大还是放大还是饱和？饱和？bBEIBRuui cCESCCCSBSRUVIIBSB Ii 饱饱和和 T饱和导通条件：饱和导通条件：cCCBSB RVIi + RcRb+VCC +12V+uo iBiCTuI3V-2V2 k 100 2.3 k m

11、A 1mA3 . 27 . 03 mA 06. 0mA210012 cCC RV V)7 . 0(BE uV 3 . 0CESOUu 因为因为所以所以二、动态特性二、动态特性ontofft3-2tV/Iu00.9ICS0.1ICSCit0V/Ou off t三极管饱和程度三极管饱和程度30.3t03. 2. 1 二极管与门电路二极管与门电路3. 2. 2 二极管或门电路二极管或门电路3. 2. 3 晶体三极管非门电路晶体三极管非门电路3. 2. 4 复合门电路复合门电路uYuAuBR0D2D1+VCC+10V3. 2. 1 二极管与门电路二极管与门电路3V0V符号符号:与门与门（AND gat

12、e)ABY&0 V0 VUD = 0.7 V0 V3 V3 V0 V3 V3 V真值表真值表A BY0 00 11 01 10001Y = AB电压关系表电压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通 导通导通0.7导通导通 截止截止0.7截止截止 导通导通0.7导通导通 导通导通3.73. 2. 2 二极管或门电路二极管或门电路uY/V3V0V符号符号:或门或门（AND gate)ABY10 V0 VUD = 0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表真值表A BY0 00 11 01 10111电压关系

13、表电压关系表uA/VuB/VD1 D20 00 33 03 3导通导通 导通导通 0.7截止截止 导通导通2.3导通导通 截止截止2.3导通导通 导通导通2.3Y = A + B正与门真值表正与门真值表正逻辑和负逻辑的对应关系：正逻辑和负逻辑的对应关系：A BY0 00 11 01 10001ABY = AB&负或门真值表负或门真值表A BY1 11 00 10 01110AB1BAY 同理：同理：正或门正或门负与门负与门10 01一、半导体三极管非门一、半导体三极管非门V0 . 1ILI UuT 截止截止V5CCOHO VUuV5 . 2IHI UuT导通导通mA 1mA3 . 47

14、 . 05bBEIHB RuUimA17. 0mA1305 cCCBS RVI 3. 2. 3 晶体三极管非门电路晶体三极管非门电路饱和导通条件饱和导通条件:BSBIi +VCC+5V1 k RcRbT+ +- -+ +- -uIuO4.3 k = 30iBiCBSBIi V3 . 0OLO UuT 饱和饱和因为因为所以所以电压关系表电压关系表uI/VuO/V0550.3真值表真值表0110AYAY 符号符号函数式函数式+VCC+5V1 k RcRbT+ +- -+ +- -uIuO4.3 k = 30iBiC三极管非门三极管非门: :AY1AY三极管非门三极管非门: :RcRbTVCC(+5

15、V)uiuoD3DK3B+3V1.5k1k输入为低电平输入为低电平0.3V:T截止，输出为高电平。截止，输出为高电平。D导通，导通，uO =3+0.7=3.7 (V) 输入为高电平输入为高电平3.7VT饱和导通，输出为低电平，饱和导通，输出为低电平，uo0.3V。二、半导体三极管非门的负载能力二、半导体三极管非门的负载能力负载分类负载分类:拉电流负载和灌电流拉电流负载和灌电流负载负载灌电流负载灌电流负载RcRbT饱和饱和VCC(+5V)uiuo负载门负载门IRCICI灌灌IC = I灌+ IRCICM RcRbT截止截止uiuo负载门负载门IRCIC=0I拉拉VCC(+5V)拉电流负载拉电流负

16、载 COHminCCRUVI拉BRCIII灌 例例 3-2 3-2 在图在图 3-13 3-13 所示电路中所示电路中, ,由三极管非门驱动二极管构由三极管非门驱动二极管构成的与门电路成的与门电路. .以知以知 . .与门的输入低电平电流与门的输入低电平电流 , ,输入高电平电流输入高电平电流 , ,并并保证晶体管非门的输出高电平不低于保证晶体管非门的输出高电平不低于 . .试计算试计算: : (1) (1)当输入高电平当输入高电平 时时, ,该电路能带多少个与门负载该电路能带多少个与门负载? ? (2) (2)当输入低电平当输入低电平 时时, ,该电路能带多少个与门负载该电路能带多少个与门负

17、载? ? 5 ,1,5,50,30CCCBCMVV RKRKImA1.5ILImA50IHIA3iuV0iuV3V二极管与门和或门电路的缺点：二极管与门和或门电路的缺点：（1 1）在多个门串接使用时，会出现低电平偏离标准数）在多个门串接使用时，会出现低电平偏离标准数 值的情况。值的情况。（2 2）负载能力差）负载能力差. .解决办法：解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。将二极管与门（或门）电路和三极管非门电路组合起来。3. 2. 4 二极管二极管-三极管与非门三极管与非门BAC+VRPCC（+5V）PPPNNNN+V13（+5V）CCABCTb1R1+VCC+5VR14

18、k AD2T1T2T3T4DR21.6k R31k R4130 Y输入级输入级中间级中间级输出级输出级D1BT1 多发射极三极管多发射极三极管e1e2bc等效电路：等效电路：1. A、B 只要有一个为只要有一个为 0 0.3V1V V1 V)7 . 03 . 0( B1 uT2 、 T4截止截止5VT3 、 D 导通导通 V3.6 V)7 . 07 . 05(O u V3 . 0BA uu V6 . 3 , V3 . 0BA uu V3 . 0 , V6 . 3BA uu3. 3 TTL逻辑门逻辑门3.3.1 TTL 与非门与非门0.7VRL3.6V一、电路结构与工作原理一、电路结构与工作原理

19、+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2. A、B 均为均为 1 V6 . 3BA uu理论：理论： V3 . 4 V)7 . 06 . 3( B1 u实际：实际： V1 . 2 V)7 . 03( B1 uT2 、 T4 导通导通T3 、 D 截止截止uO = UCES4 0.3VTTL 与非门与非门RL+VCC+VCC+5V4k AD2T1T2T3T4D1.6k 1k 130 Y输入级输入级中间级中间级输出级输出级D1BR1R2R3R4TTL 与非门

20、与非门整理结果：整理结果：1110ABY00011011ABY ABY&1211109814133456712&UCC4B 4A 4Y3B 3A3Y1B1A1Y2B2A2Y GND(a)74LS001211109814133456712&UCC2D 3C 2BNC 2A2Y1B1ANC1D1C1Y GND74LS20(b)74LS00、74LS20管脚排列示意图管脚排列示意图. TTL与非门的电气特性与性能参数：与非门的电气特性与性能参数：)(IOufu A B0uO /VuI /V12341234AB 段：段：uI 0.5 V ， uB1 1.4 V ，T2 、T4

21、饱和饱和导通，导通， T3 、D 截止。截止。uO = UOL 0.3 V阈值电压阈值电压：ABY&ABDE允许叠加干扰允许叠加干扰UOFF0.9UOH01231234 Ui ABUON UON是保证输是保证输出为额定低电平出为额定低电平时所对应的时所对应的最小最小输入高电平电压输入高电平电压。DE01231234 Ui 1uIuO 50%Uom50%UimtuI0tuO0UimUomtPHL 输出电压由高到输出电压由高到 低时的传输延迟低时的传输延迟 时间。时间。tpd 平均传输延迟时间平均传输延迟时间2PLHPHLpdttt tPLH 输出电压由低到输出电压由低到 高时的传输延迟高

22、时的传输延迟 时间时间。tPHLtPLH典型值：典型值： tPHL= 8 ns , tPLH= 12 ns最大值：最大值： tPHL= 15 ns , tPLH= 22 ns (1)(1) VCC(5V) Rb1 4k T1 IIL T3 T4 Rc4 130 D 0驱动门驱动门负载门负载门(2)(2) VCC(5V) Rb1 4k T1 IIL T4 T3 Rc4 130 D VCC(5V) Rb1 4k T1 IIL T3 T4 Rc4 130 D 驱动门驱动门负载门负载门1IIHILIHII：并联后与仅一个接地相同：每个值相同输入，并电流计算：联后加倍(3) 输出低电平电流输出低电平电流

23、+VCCT4T5+VCCT1+VCCT1驱动门负载门UOLIOLIILIIL(4) 输出高电平电流输出高电平电流+VCCT4T5RC3+VCCT1+VCCT1IIHIIH驱动门负载门带灌电流负载：输出低电平时。带灌电流负载：输出低电平时。NIIOLOLIL()()驱动门负载门带拉电流负载：门输出高电平时带拉电流负载：门输出高电平时OHOHIH()()INI驱动门负载门 在数字系统中，有些场合需在数字系统中，有些场合需要将门电路的输出端并联使用，要将门电路的输出端并联使用，即即“线与线与”。 但推拉式输出的门电路不能但推拉式输出的门电路不能并联。并联。 解决上述问题的办法：解决上述问题的办法：

24、需要线与时，用需要线与时，用OCOC门门。Y=0Y=0T3T4G G1 1+VCCT3T4G G2 2+VCCIIL导通导通截止截止截止截止导通导通1 10 03. 3. 2 其他类型的其他类型的TTL 集集成成门门电路电路1. 集电极开路门集电极开路门OC 门门(Open Collector Gate)+VCC+5VR1AD2T1T2T4R2R3YD1B 1）电路组成及符号）电路组成及符号+V CCRC外外接接YAB&+V CCRCOC 门必须外接负载电阻门必须外接负载电阻和电源才能正常工作。和电源才能正常工作。AB可以线与连接可以线与连接V CC 根据电路根据电路需要进行选择需要进

25、行选择 2）OC 门的主要特点门的主要特点线与连接举例：线与连接举例：21YYY CDAB CDAB +VCCAT1T2T4Y1B+VCCCT 1T 2T 4Y2D+V CCRC+V CCRCABY1AB&G1Y2CD&G2线与线与YCDY外接电阻外接电阻 RC 的估算：的估算：n OC 与非门的个数与非门的个数m 负载与非门的个数负载与非门的个数k 每个与非门输入端的个数每个与非门输入端的个数IIH+V CCRC&1&2Y&12&n&m&1kIOHIOH ：OC门截止时的反向漏电流。门截止时的反向漏电流。IIH ：与非门高电平输

26、入电流与非门高电平输入电流( (流入流入 接在线上的每个门的输入端接在线上的每个门的输入端) )1OHOUu （1） RC 最大值的估算最大值的估算CCCORiVuR IOiiiR IHOHmkInI IHOHmin OHCCmkInIUV IHOHmin OHCCmax CmkInIUVR iOiI UOH minRC 外接电阻外接电阻 RC 的估算：的估算：+V CCRC&1&2Y&12&n&m&1k（2）RC 最小值的估算最小值的估算OLOUu 0最不利的情况：最不利的情况：只有一个只有一个 OC 门导通，门导通，iR 和和 iI 都流入该

27、门。都流入该门。IOL： OC 门带灌电流负载的能力。门带灌电流负载的能力。iIIILIOLIIL ：与非门低电平输入电流与非门低电平输入电流( (每个门每个门只有一个，与输入端的个数无关只有一个，与输入端的个数无关) )ILImiR ILOLImI Cmax OLCCRUV ILOLmax OLCCImIUV IOLiR ILOLImI RC ILOLmax OLCCmin CImIUVR Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY线与线与+10V&OV如图示，可使输出高电平变为如图示，可使输出高电平

28、变为1010V。2. 三态门三态门 TSL门门(Three - State Logic)(1) 使能端低电平有效使能端低电平有效1）电路组成）电路组成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN使能端使能端(2) 使能端高电平有效使能端高电平有效1ENYA &ENBENYA&BENEN以使能端低电平有效为例：以使能端低电平有效为例：2）三态门的工作原理）三态门的工作原理PQ时时 0 ENP = 1（高电平）（高电平） 电路处于正常电路处于正常工作状态：工作状态： D3 截止，截止，BAPBAY （Y = 0 或或 1）+VCC+5VR1AT1T2T3T4DR

29、2R3R4YB1D3EN使能端使能端P = 0 ( (低电平低电平) )D3 导通导通时时 1 EN T2 、T4截止截止uQ 1 VT3、D 截止截止输出端与上、下均断开输出端与上、下均断开+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3EN可能输出状态：可能输出状态：0、1 或高阻态或高阻态QP 高阻态高阻态记做记做 Y = Z使能端使能端3)总结总结(1) 使能端低电平有效使能端低电平有效(2) 使能端高电平有效使能端高电平有效YA &ENBENYA&BENEN时时 0 ENBAY时时 1 EN 高阻态高阻态时时 1 ENBAY时时 0 EN 高阻态高阻态4）

30、应用举例：）应用举例：a. 用做多路开关用做多路开关YA1EN1EN1ENA21G1G2使能端使能端10禁止禁止使能使能1A 01使能使能禁止禁止2A 时时 0 EN时时 1 ENb. 用于信号双向传输用于信号双向传输A1EN1EN1ENA21G1G2时时 1 EN2A 1A 时时 0 EN01禁止禁止使能使能10使能使能禁止禁止c. 构成数据总线构成数据总线EN1EN1EN1G1G2Gn1EN2ENnENA1A2An数据总线数据总线011101110 注意：注意：任何时刻，只允许一个三态门使能，任何时刻，只允许一个三态门使能，其余为高阻态。其余为高阻态。 3.3.3 门电路使用常识门电路使用

31、常识TTL系列产品及其特点系列产品及其特点14VC76543214A 4Y 3B 3A 3Y1A1B 1Y 2A 2B 2Y GND&74LS00&VCC4B 4A 4Y 3B 3A 3Y1A1B 1Y 2A 2B 2Y GND&74LS08&2D 2C NC 2B 2A 2Y1A1B NC 1C 1D 1Y GND74LS20&VCC1A1B 1Y 2Y 2A 2B VSS&CD4011&VDD4B 4A 4Y 3Y 3B3A1413 1211109876543217654321765432114 131211

32、1098141312111098对多余输入端的处理对多余输入端的处理 （a a）悬空悬空, ,虽然悬空相当于虽然悬空相当于“1”,1”,不影响不影响“与与门门”、“与非门与非门”的逻辑关系，但易受外界的干扰，的逻辑关系，但易受外界的干扰，导致电路的逻辑功能不正常，因此，多余输入端要导致电路的逻辑功能不正常，因此，多余输入端要根据实际需要作适当处理。根据实际需要作适当处理。 （b b） “与门与门”、“与非门与非门”的多余端可直接的多余端可直接接接到电源到电源上；也可以将不同的输入端共用一个电阻接上；也可以将不同的输入端共用一个电阻接到电源上。对到电源上。对“或门或门”、“或非门或非门”的多余端

33、可以的多余端可以直接直接接地接地。(c) (c) 多余的输入端可以与使用的输入端多余的输入端可以与使用的输入端并联使用并联使用 TTL门电路中的门电路中的或非门或非门、与或非门与或非门、 异异或门或门、同或门同或门等，等，一、一、N 沟道增强型沟道增强型 MOS 场效应管场效应管1. 结构结构P 型衬底型衬底N+N+BGSDSiO2源极源极 S漏极漏极 D衬底引线衬底引线 B栅极栅极 GN 沟道增强型沟道增强型MOS 场效应管的结构示意图场效应管的结构示意图 3. 4 MOS 集成门电路集成门电路2. 工作原理工作原理 绝缘栅场效应管利用绝缘栅场效应管利用 UGS 来控制来控制“感应电荷感应电

34、荷”的多的多少，改变由这些少，改变由这些“感应电荷感应电荷”形成的导电沟道的状况，形成的导电沟道的状况，以控制漏极电流以控制漏极电流 ID。(1) )UGS = 0 漏源之间相当于两个背靠漏源之间相当于两个背靠背的背的 PN 结，无论漏源之间加何结，无论漏源之间加何种极性电压，种极性电压，总是不导电总是不导电。SBD(2) ) UDS = 0，0 UGS UT) )导电沟道呈现一个楔形。导电沟道呈现一个楔形。漏极形成电流漏极形成电流 ID 。b. UDS= UGS UT， UGD = UT靠近漏极沟道达到临界开靠近漏极沟道达到临界开启程度，出现预夹断。启程度，出现预夹断。c. UDS UGS

35、UT， UGD UT由于夹断区的沟道电阻很大，由于夹断区的沟道电阻很大，UDS 逐渐增大时，导电逐渐增大时，导电沟道两端电压基本不变，沟道两端电压基本不变，ID 因而基本不变。因而基本不变。a. UDS UTP 型衬底型衬底N+N+BGSDVGGVDDP 型衬底型衬底N+N+BGSDVGGVDDP 型衬底型衬底N+N+BGSDVGGVDD夹断区夹断区DP型衬底型衬底N+N+BGSVGGVDDP型衬底型衬底N+N+BGSDVGGVDDP型衬底型衬底N+N+BGSDVGGVDD夹断区夹断区UDS 对导电沟道的影响对导电沟道的影响( (a) ) UGD UT( (b) ) UGD = UT( (c)

36、 ) UGD UT二二. MOS管的特性管的特性：1. N 沟道沟道 栅极栅极 G漏极漏极 DB 源极源极 S3V4V5VuGS = 6ViD /mA42643210uGS /ViD /mA43210246810uDS /V可可变变电电阻阻区区恒流区恒流区UTNiD开启电压开启电压UTN = 2 V+ +- -uGS+ +- -uDS衬衬底底漏极特性漏极特性转移特性转移特性uDS = 6V截止区截止区P 沟道增强型沟道增强型 MOS 管管与与 N 沟道有对偶关系。沟道有对偶关系。 2. P 沟道沟道 栅极栅极 G漏极漏极 DB 源极源极 SiD+ +- -uGS+ +- -uDS衬衬底底iD

37、/mAiD /mA-2-40-1-2-3-40-10-8-6-4-2- 3V- 4V- 5VuGS = - 6V-1-2-3-4-6uGS /VuDS /V可可变变电电阻阻区区恒流区恒流区 漏极特性漏极特性 转移特性转移特性截止区截止区UTPuDS = - 6V开启电压开启电压UTP = - 2 V参考方向参考方向TNIUu DDOHOVUu V0OLO Uu三三. MOS 管的开关特性管的开关特性1. N 沟道增强型沟道增强型 MOS 管管+VDD+10VRD20 k BGDSuIuO+VDD+10VRD20 k GDSuIuOTNIUu 开启电压开启电压UTN = 2 ViD+VDD+10

38、VRD20 k GDSuIuORONRDTPIUu DDOLO VUu V0OLO Uu2. P 沟道增强型沟道增强型 MOS 管管-VDD-10VRD20 k BGDSuIuO-VDD-10VRD20 k GDSuIuOTPIUu 开启电压开启电压UTP = 2 V-VDD-10VRD20 k GDSuIuOiD1 1NMOS反相器反相器逻辑关系：逻辑关系：（设两管的开启电压（设两管的开启电压为为UT1T1= =UT2T2=4=4V，且，且gm1 1gm2 2 ） 所以输出为低电平。所以输出为低电平。3.4.1 N3.4.1 NMOS 逻辑逻辑门门1)IIH8VuU T1导通，导通，T2也导

39、通。也导通。 导通电阻导通电阻RDS1RDS2，uo 为：为：T1 1截止，截止，T2 2导通。导通。 2)IIL0VuU UOH=VDD-UT=8V，即输出为高电平即输出为高电平,所以电路实现了非逻辑。所以电路实现了非逻辑。2. 与非门与非门A B T1 T2F0 00 11 01 1截截截截通通通通截截截截通通通通1110AB&ABF =3. 或非门或非门A B T1 T2F0 00 11 01 1截截截截通通通通截截截截通通通通1000BAFAB1+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+ +- -uGSN+ +- -uGSP3.4.2 CMOS 反

40、相器反相器AY 1.电路组成及工作原理电路组成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN UTP导通导通截止截止0 VUTN = 2 VUTP = 2 V+10VRONPuY +VDD10VSTNTP+10VRONNuY +VDD0VSTNTP输入端保护电路输入端保护电路: : C1、C2 栅极等效栅极等效输入输入电容电容(1) 0 uA VDD + uDF D 导通电压：导通电压：uDF = 0.5 0.7 V(3) uA uDF 二极管导通时，限制了电容二极管导通时，限制了电容两端电压的增加。两端电压的增加。保护网络保护网络+VDDuYuATPD1C

41、1C2RSTND2D3VSSD1、D2、D3 截止截止D2、D3 导通导通uG = VDD + uDFD1 导通导通 uG = uDF2.2.静态特性静态特性(1) 电压传输特性：电压传输特性：)(IOufu iD+VDDB1G1D1S1+ +uI - -uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB 段：段：uI Ron（1.8 k ）输入由输入由 0 1在一定范围内，在一定范围内，Ri的改的改变不会影响输入电平变不会影响输入电平输入端输入端 悬空悬空即即 Ri = 输入为输入为 “1” 不允许不允许多余输入多余输入端的处理端的处理1. 与门、与非门接

42、电源；或门、或非门接地。与门、与非门接电源；或门、或非门接地。2. 与其它输入端并联。与其它输入端并联。练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS&A1Y100 100k = 1A &A1Y100 100k = 1= 11A1Y100 100k A 1A1Y100 100k = 0A A 练习练习 写出图中所示各个门电路输出端的逻辑表达式。写出图中所示各个门电路输出端的逻辑表达式。TTLCMOS=1A1Y100 100k A =1A1Y100 100k A A A &A1Y悬空悬空&A1Y悬空悬空 不允许不